Samsung Foundry estaría estudiando encargar a una empresa surcoreana parte del diseño físico del chip de entrada y salida del futuro acelerador de inteligencia artificial de Google, conocido internamente como Icefish. El movimiento permitiría adaptar este componente a las fábricas de Samsung, mientras TSMC se ocuparía del chiplet principal de cálculo, aunque ninguna de las compañías ha confirmado todavía el reparto definitivo.
Las claves del próximo TPU de Google en 20 segundos
- Google dividiría Icefish entre varios fabricantes y socios de diseño.
- TSMC produciría el chiplet encargado del cálculo de inteligencia artificial.
- Samsung asumiría un componente de entrada, salida y conexión con la memoria.
- Varias empresas surcoreanas optan al diseño físico encargado por Samsung.
- Los informes discrepan sobre los procesos de fabricación y el encapsulado final.
La información procede de la prensa surcoreana y amplía un informe anterior según el cual Google negociaba con Samsung la fabricación de una parte de su próxima Tensor Processing Unit (TPU). Ese primer relato situaba el inicio de la producción en masa alrededor de 2028 y señalaba que el componente de Samsung utilizaría un proceso de 2 nanómetros. Reuters no pudo verificar de forma independiente esas conversaciones.
El nuevo informe añade tres posibles contratistas: ADTechnology, Gaonchips y Alphachips. Samsung les confiaría el denominado diseño back-end, una fase que no debe confundirse con el montaje final o el encapsulado del procesador.
En este caso se refiere al trabajo de convertir una arquitectura lógica en un diseño físico que pueda fabricarse. Incluye la colocación de bloques, el trazado de millones de conexiones, la distribución de alimentación y reloj, el análisis térmico, la comprobación de tiempos y las verificaciones necesarias para cumplir las reglas del proceso de Samsung.
Cómo se repartiría el futuro TPU Icefish
Los aceleradores de IA más avanzados ya no tienen que construirse necesariamente como una única pieza de silicio. Pueden dividirse en chiplets especializados y reunirlos después dentro de un mismo encapsulado.
El chiplet de cálculo contiene las matrices y unidades que ejecutan las operaciones utilizadas por los modelos de inteligencia artificial. El componente de entrada y salida se encarga de mover información entre esa parte, la memoria de alto ancho de banda, otros aceleradores y el sistema que los aloja.
| Participante | Función atribuida en Icefish | Situación |
|---|---|---|
| Arquitectura del TPU y definición del sistema | Confirmado como diseñador de la familia TPU | |
| MediaTek | Colaboración en el diseño del ASIC | Recogido por varios informes, no confirmado por MediaTek |
| TSMC | Fabricación del chiplet principal de cálculo | Coincide en la mayoría de las informaciones |
| Samsung Foundry | Fabricación del chip de entrada, salida o interfaz de memoria | En negociación, sin confirmación oficial |
| ADTechnology | Posible diseño físico para el proceso de Samsung | Citada por la prensa surcoreana |
| Gaonchips | Posible diseño físico para el proceso de Samsung | Citada por la prensa surcoreana |
| Alphachips | Posible diseño físico para el proceso de Samsung | Citada por la prensa surcoreana |
| TSMC o Intel | Posibles tecnologías de encapsulado avanzado | Alternativas sobre las que todavía hay versiones contradictorias |
La contratación de una casa de diseño no implicaría que Samsung haya renunciado al pedido. La fundición seguiría fabricando el silicio, pero recurriría a un socio especializado para terminar la implementación física y asegurar que el diseño cumple las reglas de sus líneas de producción.
Este modelo es habitual en los circuitos integrados específicos para una aplicación, conocidos como ASIC. El cliente define la arquitectura y las funciones; una empresa especializada puede convertirlas en un diseño verificable, y una fundición se encarga de producir las obleas.
En el caso de Samsung, externalizar parte del trabajo también permitiría repartir recursos en un momento en el que su negocio de fundición intenta captar más pedidos avanzados. El informe atribuye la decisión a la carga de proyectos que estaría recibiendo la compañía, aunque no ofrece volúmenes, contratos firmados ni fechas verificables.
Los informes no coinciden sobre TSMC, Samsung e Intel
El mapa industrial de Icefish todavía está lejos de estar cerrado. Las distintas informaciones publicadas durante los últimos meses coinciden en que Google estudia dividir el chip entre varios socios, pero discrepan sobre los procesos, el componente de Samsung y el encapsulado.
| Información publicada | Chiplet de cálculo | Chip de I/O o memoria | Encapsulado |
| Último informe surcoreano | TSMC A14 | Samsung, con diseño físico externalizado | No concretado |
| The Information, recogido por Reuters | TSMC, proceso no detallado | Samsung SF2 de 2 nm | No concretado |
| Estimaciones atribuidas a JPMorgan | TSMC N2 | TSMC N3 | Mantendría a TSMC como proveedor principal |
| Informaciones sobre Intel | No necesariamente fabricaría los chiplets | No confirmado | Google estudiaría EMIB o EMIB-T |
| Declaraciones de MediaTek | Pruebas con TSMC A14 | No identifica a Google como cliente | Soporta tanto CoWoS como EMIB |
La diferencia entre A14 y N2 no es menor. TSMC sitúa A14 como una generación posterior a sus procesos de 2 nanómetros y espera llevarla a fabricación en volumen en 2028. MediaTek ha reconocido que trabaja con varios chips de prueba sobre A14, pero no ha identificado públicamente a Google entre los clientes de ese programa.
El informe publicado en junio ofrecía otra configuración: TSMC produciría el bloque principal y Samsung fabricaría mediante su nodo de 2 nanómetros el componente que conecta el acelerador con la memoria. Icefish seguía entonces en desarrollo y la producción podía comenzar en 2028.
También existen dudas sobre Intel. Algunas informaciones apuntan a conversaciones para utilizar su encapsulado avanzado EMIB-T en futuros chips personalizados de Google. MediaTek ha confirmado que puede trabajar tanto con CoWoS, de TSMC, como con EMIB, de Intel, pero evitó comentar si Google utilizará una de esas opciones.
Por eso no puede afirmarse todavía que Samsung haya conseguido un contrato definitivo ni que TSMC vaya a utilizar A14 para el chiplet de cálculo. Es posible que Google esté evaluando varias configuraciones o que cada informe corresponda a una fase distinta del proyecto.
El diseño de un acelerador de este nivel puede cambiar antes de la entrada en producción. El rendimiento de los nodos, la capacidad disponible, el precio por oblea, los resultados del encapsulado y la disponibilidad de memoria pueden alterar la combinación final.
Por qué Google quiere repartir la fabricación
Los TPU se han convertido en una parte central de la infraestructura de Google. La empresa los utiliza para entrenar y ejecutar modelos, ofrecer capacidad en Google Cloud y reducir su dependencia de las GPU de Nvidia.
Un trabajo técnico publicado por investigadores de Google sobre las generaciones comprendidas entre TPU v2 e Ironwood muestra la escala del avance. En ocho años, la capacidad y el ancho de banda de memoria por nodo se multiplicaron por diez, el rendimiento máximo por nodo aumentó cien veces y el rendimiento de los superordenadores completos se multiplicó aproximadamente por 3.600.
Esa evolución exige más silicio avanzado, más memoria y encapsulados de mayor tamaño. Depender de una única fundición para todos los componentes puede convertirse en un límite cuando la demanda de chips de IA presiona la capacidad de producción de TSMC.
Dividir el proyecto ofrece varias ventajas potenciales:
| Objetivo de Google | Posible ventaja |
| Reducir la dependencia de TSMC | Acceso a capacidad adicional en Samsung |
| Separar cálculo e interfaces | Elegir el nodo adecuado para cada componente |
| Aumentar la producción de TPU | Evitar que un único proceso limite todo el pedido |
| Comparar fundiciones | Mejorar la capacidad de negociación |
| Diversificar el encapsulado | Mantener abiertas las opciones CoWoS y EMIB |
| Acelerar nuevas generaciones | Trabajar en paralelo con varios socios |
No todos los componentes necesitan el nodo más avanzado. El chiplet de cálculo se beneficia especialmente de una elevada densidad y un menor consumo por operación. El componente de entrada y salida puede priorizar interfaces fiables, controladores de memoria y conexiones de alta velocidad.
Sin embargo, fabricar chiplets en fundiciones distintas añade dificultades. Los equipos deben coordinar bibliotecas, voltajes, tolerancias, encapsulado, señales y pruebas. Una desviación en uno de los componentes puede afectar al rendimiento o retrasar todo el acelerador.
Para Samsung, conseguir el componente de Icefish tendría un valor que va más allá del volumen inicial. Serviría para demostrar que su proceso de 2 nanómetros puede participar en uno de los aceleradores de IA más exigentes del mercado y abriría la puerta a otros diseñadores de chips personalizados.
La fundición surcoreana necesita además mejorar su posición frente a TSMC en clientes externos. Google aportaría un nombre relevante y una carga de trabajo que permitiría perfeccionar el nodo, aumentar la utilización de las fábricas y acumular experiencia en interfaces para sistemas con memoria de alto ancho de banda.
La posible externalización del diseño físico no reduce necesariamente ese valor. También puede mostrar que Samsung está construyendo una red local de socios capaz de llevar proyectos desde la especificación hasta la fabricación.
Icefish se perfila así como un procesador con una cadena de suministro más distribuida que las generaciones anteriores. Pero la fotografía continúa incompleta. TSMC parece mantener el bloque de cálculo, Samsung opta a una parte relacionada con la memoria y el I/O, MediaTek participa en el diseño e Intel intenta entrar mediante el encapsulado.
Hasta que Google o sus socios confirmen los contratos, los procesos y el calendario, el proyecto debe tratarse como una negociación industrial en curso, no como un reparto ya cerrado.
Preguntas frecuentes
¿Qué parte del TPU de Google fabricaría Samsung?
Los informes sitúan a Samsung en un chip de entrada, salida o interfaz de memoria. No se ha confirmado oficialmente su diseño final ni el nombre exacto del componente.
¿Por qué Samsung externalizaría el diseño físico?
Podría recurrir a una empresa especializada para adaptar el chip a su proceso de fabricación, completar la colocación y el enrutado y realizar las verificaciones finales.
¿TSMC seguirá fabricando los TPU de Google?
Todo apunta a que conservaría el chiplet principal de cálculo. Los informes discrepan entre los procesos N2 y A14 y sobre si también fabricará el componente de I/O.
¿Qué papel puede tener Intel?
Intel no está confirmado como fabricante de los chiplets. Las informaciones conocidas lo relacionan principalmente con su tecnología de encapsulado avanzado EMIB o EMIB-T.
Fuentes:
- ETNews, información sobre la posible externalización del diseño físico del componente de I/O de Icefish.
