La carrera por la inteligencia artificial está cambiando el mapa de poder dentro de la industria del chip. Durante años, la conversación se centró casi por completo en los nodos avanzados, las fábricas de obleas y la capacidad de compañías como TSMC, Samsung o Intel para fabricar silicio cada vez más denso. Ese cuello de botella sigue siendo importante, pero ya no explica por sí solo quién puede entregar aceleradores de IA a tiempo.
El nuevo punto de presión está más abajo en la cadena: en el empaquetado avanzado, la memoria HBM, los sustratos ABF, las pruebas térmicas, el ensamblaje y la validación final. Es decir, en todo lo que convierte un conjunto de chips, memoria y materiales en un acelerador funcional que puede instalarse en un servidor de IA.
Ahí entran los OSAT, siglas de outsourced semiconductor assembly and test, las compañías especializadas en ensamblaje y pruebas de semiconductores. Su papel ha pasado de ser una parte menos visible del proceso a convertirse en una pieza estratégica. Según DIGITIMES, la demanda cloud de IA está llenando pedidos de empaquetado hasta 2027 y dando a los OSAT más capacidad para defender precios en un mercado que antes era más cíclico.
El cuello de botella se mueve del wafer al paquete
La razón es técnica y económica. Los aceleradores de IA modernos ya no son chips monomérticos sencillos. Integran chiplets, múltiples dies de cómputo, stacks de HBM, interposers, sustratos de muchas capas y sistemas de disipación cada vez más exigentes. La fabricación del die sigue siendo compleja, pero el verdadero reto está en unir todos esos componentes con rendimiento, ancho de banda, eficiencia energética y fiabilidad.
Santiago & Company lo resume de forma directa: la ventaja en cómputo de IA ya no se gana solo en la fábrica de obleas, sino en la infraestructura industrial que convierte el silicio en sistemas desplegables. Su análisis sostiene que el cuello de botella se ha desplazado hacia el “stack de integración física”: empaquetado avanzado, HBM, sustratos ABF, capacidad de test y refrigeración.
El dato que mejor explica el cambio es llamativo. Los principales diseñadores de chips de IA habrían concentrado alrededor del 90 % del suministro global de CoWoS y HBM en 2025, pese a utilizar solo el 12 % de la producción de dies lógicos avanzados. Dicho de otra forma: el silicio no es necesariamente lo que más limita. Lo que escasea es la capacidad para empaquetarlo con memoria de alto ancho de banda y hacerlo funcionar como sistema.
| Capa de la cadena | Antes | Ahora con IA |
|---|---|---|
| Nodo de fabricación | Principal foco de escasez | Sigue siendo crítico, pero no basta |
| HBM | Componente especializado | Requisito central para aceleradores IA |
| Empaquetado avanzado | Proceso de integración | Cuello de botella estratégico |
| Sustratos ABF | Material técnico poco visible | Factor de coste y disponibilidad |
| Test y burn-in | Fase final de control | Puerta de salida real del producto |
| OSAT | Servicio industrial externo | Capacidad con poder de negociación |
Por eso los OSAT ganan poder. Si los pedidos están comprometidos con mucha antelación y la capacidad útil no puede ampliarse de la noche a la mañana, quien tiene líneas de ensamblaje, test y validación en tecnologías avanzadas puede negociar mejor. Ya no vende solo “servicio de back-end”. Vende acceso a una capacidad escasa.
CoWoS, HBM y ABF: las siglas que explican el atasco
La presión no está en una sola tecnología. TSMC ha situado CoWoS como una de las plataformas más relevantes para los grandes aceleradores de IA. Según el análisis de Santiago & Company, TSMC apunta a una capacidad interna de CoWoS de 127.000 wafers mensuales a finales de 2026, mientras proveedores independientes como ASE Technology podrían añadir unas 40.000 obleas mensuales de capacidad adicional.
El problema es que buena parte de esa capacidad ya estaría comprometida. El mismo análisis apunta a que NVIDIA habría reservado más de la mitad de la capacidad prevista de CoWoS de TSMC para el ciclo 2026-2027, con una estimación de 800.000 a 850.000 wafers para apoyar sus despliegues Blackwell Ultra y Rubin. Si esa lectura es correcta, los desarrolladores de ASIC propios, clouds más pequeños y otros clientes quedan compitiendo por el espacio restante.
La memoria HBM añade otra capa de tensión. Los aceleradores de IA necesitan acercar memoria y cómputo para evitar que el rendimiento quede limitado por el ancho de banda. Eso obliga a integrar varios stacks de HBM junto al die lógico dentro de paquetes cada vez más grandes. IDTechEx señala que los sistemas de IA y HPC requieren más dies de cómputo, dies de I/O y stacks HBM dentro de un mismo paquete, lo que está empujando plataformas 2.5D y 3D más grandes.
Los sustratos ABF son otro cuello de botella menos conocido. Un acelerador avanzado puede consumir hasta diez veces más material ABF que un procesador estándar de PC, y los sustratos de muchas capas pueden representar entre el 30 % y el 40 % del coste de materiales del paquete en configuraciones complejas, según el análisis citado por Santiago & Company. Además, la cadena está muy concentrada: Unimicron, Ibiden y Shinko Electric controlarían alrededor del 75 % del mercado global de este tipo de sustratos.
| Componente | Por qué limita |
|---|---|
| CoWoS / 2.5D | Integra lógica y HBM sobre interposer o puente |
| HBM | Aporta ancho de banda, pero su suministro está muy tensionado |
| ABF | Sustrato crítico para enrutar señales en paquetes grandes |
| Hybrid bonding | Mejora densidad de interconexión, pero exige más control de proceso |
| Panel-level packaging | Puede reducir costes, pero todavía tiene retos de yield |
| Test térmico | Valida que el paquete funcione bajo carga real |
El resultado es una cadena donde basta un fallo en una pieza para que el sistema completo se retrase. No sirve tener GPUs diseñadas si falta HBM. No sirve tener HBM si no hay empaquetado. No sirve empaquetar si el sustrato no llega. No sirve ensamblar si no hay capacidad de test y validación.
Más capacidad, pero no a tiempo para todos
La industria está invirtiendo. TSMC, OSAT, proveedores de memoria y fabricantes de sustratos están ampliando capacidad. Pero las nuevas líneas no aparecen en semanas. En sustratos, las expansiones pueden tardar entre 18 y 24 meses por los plazos de equipos y salas limpias. En empaquetado avanzado, las ampliaciones también requieren maquinaria, procesos maduros, personal, materiales y rendimiento suficiente.
IDTechEx prevé que el empaquetado avanzado para HPC crezca a una tasa anual compuesta cercana al 30 % entre 2026 y 2037. La consultora también apunta a paquetes más grandes, más adopción de 2.5D y 3D, interés por panel-level packaging, glass interposers, glass core substrates, hybrid bonding y co-packaged optics. La dirección es clara: el empaquetado deja de ser una fase posterior y se convierte en una plataforma de innovación.
Esto explica el poder de precios de los OSAT. Si la demanda de IA llena capacidad hasta 2027, el mercado deja de funcionar como una compra táctica. Los clientes no pueden esperar al último trimestre para pedir capacidad. Tienen que reservar antes, comprometer volúmenes, aceptar condiciones más duras y, en algunos casos, cofinanciar capacidad.
TrendForce espera que la escasez severa de empaquetado 2.5D pueda empezar a aliviarse ligeramente en 2027, apoyada por el desbordamiento de pedidos y la expansión de CoWoS de TSMC. “Aliviarse ligeramente” no significa normalizarse. Significa que puede haber algo más de aire en una cadena que seguirá bajo presión si la demanda de IA continúa creciendo.
El riesgo del yield: cuando un fallo tira todo el paquete
El empaquetado avanzado tiene un problema añadido: el yield se vuelve multiplicativo. En un chip monolítico, un defecto afecta a un die. En un paquete heterogéneo con lógica, HBM, interposer y sustrato, un fallo en una pieza puede inutilizar el conjunto. Si una línea temprana opera con rendimientos bajos, el coste real por unidad funcional se dispara.
Santiago & Company pone un ejemplo claro: en un sistema tipo Blackwell de 40.000 dólares, una línea de empaquetado con un yield del 60 % elevaría el coste efectivo por unidad funcional hasta unos 66.600 dólares. Ese cálculo ilustra por qué el test, el pre-screening de known good die y el burn-in térmico de varios días no son fases secundarias. Son la puerta que decide cuántos aceleradores salen realmente listos para desplegarse.
Para los compradores de hardware, esto cambia la forma de contratar. Ya no basta con pedir chips. Hay que asegurar capacidad de integración, visibilidad sobre proveedores de segundo y tercer nivel, reservas de test, reparto de riesgo por scrap y cláusulas que no dejen todo el coste del yield en manos del integrador final.
Cómo afecta a centros de datos y cloud
La consecuencia para el mercado cloud es directa. Si el empaquetado se encarece y la capacidad se reserva con años de antelación, los aceleradores de IA tardan más en llegar, cuestan más y quedan concentrados en menos manos. Los hyperscalers con músculo financiero pueden reservar capacidad antes. Los proveedores más pequeños, fabricantes de ASIC propios o empresas que intentan montar infraestructura de IA fuera del circuito principal quedan en peor posición.
Esto también puede trasladarse a precios de servicios cloud, alquiler de GPUs, disponibilidad de clusters y calendarios de despliegue. El coste de la IA no depende solo del precio de la GPU. Depende de toda la cadena física que la hace posible: packaging, memoria, sustratos, test, refrigeración, energía y permisos para centros de datos.
La industria del chip está entrando así en una fase menos visible, pero más determinante. Durante años miramos el nodo: 7 nm, 5 nm, 3 nm, 2 nm. Ahora hay que mirar el paquete. Cuánta HBM integra. Qué interposer usa. Qué sustrato necesita. Cuánto yield consigue. Dónde se prueba. Quién tiene reservada la capacidad. Qué OSAT puede ejecutarlo.
La IA no solo está disparando la demanda de GPUs. Está reordenando la economía del semiconductor. Y en esa nueva economía, el back-end deja de ser la parte final de la cadena para convertirse en uno de sus puntos de control.
Preguntas frecuentes
¿Qué es un OSAT?
Un OSAT es una compañía especializada en ensamblaje y prueba de semiconductores. Trabaja en la fase posterior a la fabricación del die, integrando, empaquetando y validando chips antes de su uso final.
¿Por qué la IA da poder de precios a los OSAT?
Porque los aceleradores de IA necesitan empaquetado avanzado, HBM, sustratos complejos y pruebas exigentes. Si esa capacidad está llena hasta 2027, los proveedores pueden negociar mejor precios y condiciones.
¿Qué es CoWoS?
CoWoS es una tecnología de empaquetado avanzado de TSMC utilizada para integrar chips lógicos y memoria HBM en paquetes de alto rendimiento, muy usados en aceleradores de IA.
¿Por qué importan los sustratos ABF?
Porque conectan el paquete avanzado con la placa del sistema y permiten enrutar señales en diseños muy complejos. En aceleradores de IA grandes consumen mucho más material y pueden convertirse en cuello de botella.
¿La escasez se resolverá en 2027?
Puede aliviarse parcialmente si entran nuevas capacidades, pero no necesariamente desaparecerá. La demanda de IA, el crecimiento de paquetes más grandes y la necesidad de HBM seguirán presionando la cadena.
