Rapidus ha dado un nuevo paso en su intento de convertirse en una alternativa dentro del mercado mundial de fabricación avanzada de semiconductores. La compañía japonesa integrará el agente de inteligencia artificial InnoStack de Cadence en su plataforma de diseño RAADS, con el objetivo declarado de reducir hasta la mitad el tiempo necesario para llevar un sistema en chip desde las primeras decisiones de arquitectura hasta la verificación previa a fabricación.

Las claves de la estrategia de Rapidus en 30 segundos

• Rapidus integrará la IA agéntica de Cadence en su plataforma RAADS para coordinar distintas fases del diseño de chips.
• La empresa aspira a duplicar la velocidad de los ciclos de diseño frente a los flujos tradicionales.
• Su propuesta combina fabricación de lógica a 2 nanómetros, propiedad intelectual para HBM4 e interconexiones rápidas.
• El packaging 2.5D y 3D forma parte de la oferta con la que pretende dirigirse al mercado de aceleradores de IA.
• La producción en volumen de su proceso de 2 nanómetros sigue prevista para 2027.

El acuerdo no se limita a utilizar inteligencia artificial para ajustar algunos parámetros del diseño. Cadence y Rapidus pretenden que el sistema decida qué herramientas de automatización del diseño electrónico, conocidas como EDA, debe ejecutar, coordine sus resultados y determine los pasos siguientes durante buena parte del proceso.

Este planteamiento responde a una dificultad cada vez mayor. Un chip avanzado ya no se diseña como un bloque aislado. Los ingenieros deben equilibrar rendimiento, consumo, superficie, temperatura, distribución de señales, memoria, interconexiones y posibilidades reales de fabricación. Una modificación en cualquiera de estas áreas puede obligar a repetir análisis y ajustes en otras.

La promesa de la IA agéntica es reducir parte de ese trabajo repetitivo. Rapidus habla de una mejora de hasta dos veces en el tiempo de respuesta del diseño, aunque se trata de un objetivo y no de un rendimiento demostrado de forma general en proyectos comerciales.

RAADS quiere coordinar el diseño completo del chip

La plataforma Rapidus AI-Agentic Design Solution, denominada RAADS, forma parte del modelo de fundición que la empresa japonesa está construyendo alrededor de su futura tecnología de 2 nanómetros.

Cadence incorporará a esta plataforma InnoStack AI Super Agent, una tecnología diseñada para coordinar herramientas empleadas en distintas fases del desarrollo de un sistema en chip, o SoC. Su alcance incluye desde la exploración inicial de la arquitectura hasta la implementación física y el signoff, la verificación final que determina si el diseño está preparado para entrar en fabricación.

En los flujos convencionales, los ingenieros ejecutan herramientas especializadas para colocar los bloques dentro del chip, conectar sus elementos, analizar el consumo, comprobar los tiempos de propagación y verificar que el diseño respeta las reglas del proceso de fabricación.

Los sistemas basados en IA ya podían ayudar a optimizar tareas concretas. La diferencia que presentan Rapidus y Cadence está en la coordinación. El agente puede seleccionar herramientas, analizar sus resultados y plantear nuevas ejecuciones sin esperar a que una persona configure manualmente cada paso.

Rapidus también ha ampliado RAADS con dos componentes denominados Navigator e Indicator. Estas herramientas están orientadas a identificar problemas, controlar la calidad del diseño y ayudar a los equipos a resolver incidencias antes de llegar a fases donde cualquier cambio resulta mucho más costoso.

La compañía ya había presentado en 2025 otras piezas de esta plataforma, como RAADS Generator, orientado a generar diseños RTL a partir de especificaciones, y RAADS Predictor, que busca anticipar métricas de rendimiento, potencia y área antes de completar el diseño físico.

La integración con Cadence convierte esas funciones en parte de una propuesta más amplia. Rapidus no quiere limitarse a entregar un kit de diseño de proceso para que el cliente trabaje por su cuenta. Su intención es acompañar el diseño, la fabricación y el encapsulado dentro de un mismo entorno.

Los 2 nanómetros son solo una parte de la propuesta

El elemento más visible de Rapidus continúa siendo su proceso de 2 nanómetros con transistores de puerta envolvente, conocidos como GAA por sus siglas en inglés. La tecnología se basa en el trabajo desarrollado con IBM y está siendo implantada en la fábrica IIM-1 de Chitose, en Hokkaido.

Rapidus consiguió en 2025 fabricar prototipos de transistores GAA de 2 nanómetros y obtener sus primeras características eléctricas. El siguiente reto es transformar esos resultados de laboratorio y línea piloto en un proceso estable, repetible y con rendimientos suficientes para clientes comerciales.

La producción en volumen está prevista para 2027. Cumplir ese calendario exigirá completar el kit de diseño, validar bibliotecas, cualificar propiedad intelectual, mejorar los rendimientos y demostrar que los diseños pueden pasar de las herramientas EDA a silicio funcional sin ciclos de corrección demasiado largos.

La compañía llega tarde a una carrera en la que TSMC, Samsung e Intel ya cuentan con grandes ecosistemas de clientes, proveedores y herramientas. Por eso Rapidus intenta diferenciarse no solo por el nodo, sino por la velocidad con la que puede atender diseños específicos.

Su modelo Rapid and Unified Manufacturing Service, o RUMS, plantea ciclos cortos, procesamiento individual de obleas y un uso intensivo de datos para ajustar la producción. La fábrica registra información de cada oblea con la intención de utilizarla para mejorar procesos y anticipar desviaciones.

La IA aplicada al diseño encaja con ese enfoque. Si RAADS puede conectar la información de las herramientas con las características reales de fabricación, Rapidus podría reducir la distancia entre quienes diseñan el chip y quienes deben producirlo.

HBM4 e interconexiones rápidas para los aceleradores de IA

La estrategia de Rapidus también conecta la lógica de 2 nanómetros con la memoria de alto ancho de banda y las interfaces necesarias para construir aceleradores de inteligencia artificial.

Su colaboración previa con Cadence incluye acceso a propiedad intelectual para HBM4, enlaces SerDes de 224 Gbit/s y PCI Express 7.0. Estos componentes son relevantes porque el rendimiento de un acelerador moderno depende tanto de sus unidades de cálculo como de la velocidad a la que recibe datos.

La memoria HBM se instala cerca del procesador mediante encapsulados avanzados y ofrece un ancho de banda muy superior al de la memoria convencional. Es una pieza básica en las GPU y ASIC utilizados para entrenar y ejecutar grandes modelos de IA.

Rapidus no ha anunciado que vaya a fabricar directamente HBM. Su especialidad es la lógica avanzada. Lo que intenta ofrecer es un entorno donde el chip de cálculo pueda diseñarse con interfaces preparadas para comunicarse con memorias HBM4 y otros componentes dentro del mismo encapsulado.

Esta distinción es importante. La propuesta no consiste en integrar en una sola fábrica todas las etapas de la cadena de memoria, sino en facilitar que clientes y socios combinen lógica, memoria e interconexiones en un sistema completo.

También entra en juego la red interna del servidor. Las interfaces de alta velocidad permiten conectar aceleradores, CPU, memoria y dispositivos de entrada y salida sin que el movimiento de datos anule las mejoras obtenidas en el proceso de fabricación.

El mercado de IA ha dejado claro que reducir el tamaño de los transistores no basta. Un chip puede contar con una gran capacidad de cálculo y perder rendimiento si la memoria, el encapsulado o las comunicaciones no pueden alimentarlo.

El packaging avanzado se convierte en parte de la fundición

Rapidus quiere participar también en el empaquetado de chiplets mediante tecnologías 2.5D y 3D. En lugar de fabricar todo el sistema sobre una única pieza de silicio, los chiplets dividen las funciones entre varios dados que pueden utilizar procesos diferentes.

Un acelerador podría combinar un chip lógico fabricado a 2 nanómetros con bloques de entrada y salida producidos en nodos más maduros, además de memorias HBM suministradas por otro fabricante. El packaging se encarga de unirlos con conexiones de alta densidad y controlar aspectos como la alimentación, la señal y la disipación de calor.

La integración 2.5D coloca los componentes uno junto a otro sobre un interposer. La integración 3D permite apilarlos verticalmente mediante conexiones que atraviesan el silicio. Ambas opciones reducen la distancia recorrida por los datos, pero plantean problemas de temperatura, rendimiento de fabricación y coste.

Rapidus mantiene una colaboración con IBM para desarrollar tecnologías de encapsulado de chiplets destinadas a la generación de 2 nanómetros. La empresa también incluye interfaces como HBM, UCIe y SerDes entre las capacidades que está desarrollando para sus futuros servicios de packaging.

Esta combinación ayuda a entender su estrategia. Rapidus no intenta competir únicamente ofreciendo una oblea con transistores pequeños. Busca presentar una cadena que abarque diseño asistido por IA, fabricación de lógica avanzada y construcción del sistema final mediante chiplets.

Para los clientes de chips personalizados, reducir el número de proveedores y los intercambios entre diseño, fundición y encapsulado puede acortar plazos. Pero también aumenta la responsabilidad de Rapidus: deberá demostrar calidad en varias áreas complejas al mismo tiempo.

Una propuesta ambiciosa que todavía debe conseguir clientes

El apoyo financiero de Japón ha permitido a Rapidus construir una fábrica avanzada y reunir acuerdos con IBM, Cadence, Synopsys y otros socios tecnológicos. Entre sus accionistas iniciales figuran Toyota, Sony, SoftBank, Kioxia, NTT, NEC, Denso y MUFG Bank.

La financiación resuelve una parte del problema, pero una fundición necesita clientes que confíen sus diseños más valiosos a un proceso nuevo. Los grandes desarrolladores de chips suelen evaluar durante años la estabilidad del nodo, los rendimientos, la propiedad intelectual disponible y la capacidad de entrega.

La integración de InnoStack en RAADS intenta reducir ese riesgo desde el diseño. Si el entorno permite detectar antes los problemas y adaptar rápidamente el chip a las reglas de fabricación, los clientes podrían completar sus primeras pruebas con menos recursos.

El objetivo de reducir el tiempo de diseño hasta un 50 % debe interpretarse como una meta del programa conjunto. El resultado dependerá de la complejidad del SoC, la madurez de las bibliotecas, la calidad de los datos y el grado de intervención humana que siga siendo necesario.

Rapidus tampoco parte con la escala de TSMC o Samsung. Su oportunidad está en ofrecer ciclos más cortos y una atención más específica a empresas que diseñan ASIC, aceleradores de IA y productos de alto rendimiento con volúmenes menores o necesidades muy concretas.

La alianza con Cadence refuerza esa dirección. Los 2 nanómetros atraen la atención, pero la competencia entre fundiciones se decide cada vez más en todo lo que rodea al transistor: herramientas, bibliotecas, memoria, interconexión, chiplets, encapsulado y rapidez para corregir un diseño.

Preguntas frecuentes

¿Qué ha anunciado Rapidus con Cadence?

Las dos compañías integrarán el agente de IA InnoStack de Cadence en la plataforma RAADS de Rapidus. El objetivo es automatizar y coordinar distintas fases del diseño de sistemas en chip.

¿Cuándo fabricará Rapidus chips de 2 nanómetros?

Rapidus mantiene como objetivo iniciar la producción en volumen durante 2027. La compañía ya ha fabricado prototipos de transistores GAA de 2 nanómetros, pero todavía debe completar la industrialización del proceso.

¿Rapidus fabricará memoria HBM4?

No ha anunciado la fabricación de HBM4. Su estrategia consiste en ofrecer lógica avanzada, propiedad intelectual de interfaz y packaging capaz de integrar chips de cálculo con memorias HBM de otros proveedores.

¿Qué ventaja ofrece el packaging avanzado?

Permite combinar distintos chiplets y memorias dentro de un mismo encapsulado, reducir la distancia que recorren los datos y utilizar el proceso de fabricación más adecuado para cada función.

vía: rapidus