5 noviembre 2026
Empresas, Noticias, Tecnología
8 minutos de lectura

Micron prepara High-NA EUV, nuevos materiales y HBM a medida para su memoria

Antonio

Micron ha detallado los próximos nodos de su memoria DRAM y NAND en un webinar tecnológico para inversores celebrado el 21/10/2026 y presentado por Scott DeBoer, presidente y director de tecnología y productos de la compañía. El plan incluye la litografía EUV (ultravioleta extremo) de alta apertura numérica, nuevos materiales, más de 400 capas en NAND y versiones a medida de la memoria HBM para clientes de IA, aunque solo dos de esas generaciones tienen fecha de producción: el segundo semestre de 2027.

Las claves de los nuevos nodos de memoria de Micron en 20 segundos

Micron mantiene la celda DRAM 6F² y deja la 4F² fuera de su plan actual.
Su DRAM 1δ y su NAND G11 llegarán a producción en masa en el segundo semestre de 2027.
La High-NA EUV entrará en el nodo ζÅ, todavía sin calendario.
Prepara HBM4E a medida y memoria apilada directamente sobre procesadores.

La presentación llega en el mejor momento financiero de la empresa. En su cuarto trimestre fiscal de 2026, cerrado el 03/09/2026, Micron facturó 54.230 millones de dólares, frente a los 41.460 millones del trimestre anterior y los 11.320 millones del mismo periodo de 2025, con un margen bruto GAAP del 86,8 %. El ejercicio fiscal completo sumó 133.190 millones, y para el primer trimestre del ejercicio 2027 la compañía prevé unos ingresos de 61.500 millones, con un margen de 1.500 millones arriba o abajo. Con ese colchón, el mensaje del webinar fue sobre todo técnico: cómo seguirá reduciendo el tamaño de la celda cuando, según DeBoer, la DRAM se acerca ya a los límites atómicos.

Parte de este plan ya se conocía por las primeras crónicas del evento. revistacloud.com contó entonces que Micron descarta por ahora la DRAM 4F² mientras YMTC y CXMT aceleran con ella, y repasó también sus planes para DDR6, LPDDR6 y la memoria HBM vertical. El análisis que Tom’s Hardware publicó el 04/11/2026 permite ahora ordenar todas las generaciones y separar lo que ya se fabrica de lo que todavía está en laboratorio.

La DRAM planar resiste hasta la High-NA y los nuevos materiales

Micron seguirá con la celda 6F², la arquitectura que usa la industria desde hace años, y no adoptará por ahora la 4F², en la que sí trabajan Samsung, SK hynix y la china CXMT. DeBoer explicó que la compañía no ve una vía de escalado viable con 4F² desde su posición actual. TrendForce tituló que Micron renuncia a esa celda, pero lo que se atribuye al directivo es más acotado: la 4F² no figura en el plan por ahora.

El nodo 1γ (1-gamma) ya está en fabricación en volumen y es el primero en el que Micron usa EUV, después de años confiando en la litografía DUV (ultravioleta profundo) con multipatrón. El siguiente, 1δ (1-delta), está en fase de mejora de rendimiento y su producción en masa está prevista para el segundo semestre de 2027. La empresa espera una densidad de bits en torno a un 25 % superior a la de 1γ gracias a transistores HKMG (puerta metálica de alta constante dieléctrica), nuevos materiales y control de proceso a escala de angstrom. Micron lo fabricará en Estados Unidos y lo usará para DDR, LPDDR, memoria gráfica y las futuras HBM5, vHBM y vEIM.

A partir de ahí el calendario se vuelve difuso. El nodo 1ε (1-epsilon) recurrirá a la unión de obleas para combinar estructuras fabricadas por separado, sin fecha ni mejoras cuantificadas. El ζÅ (zeta-angstrom), en desarrollo inicial, será el que estrene la High-NA EUV, y el ηÅ (eta-angstrom), en fase exploratoria, dependerá de otros métodos de escalado y de materiales que Micron no ha identificado. En paralelo, la empresa trabaja en dos generaciones de DRAM 3D, llamadas 3D1 y 3D2, cuya llegada dependerá de que resulten competitivas en coste y rendimiento frente a la DRAM planar.

Nodo o producto	Estado según Micron	Novedad técnica	Producción
DRAM 1γ	Fabricación en volumen	Primer nodo de Micron con EUV	Disponible
DRAM 1δ	Mejora de rendimiento	Densidad de bits un 25 % mayor aprox., HKMG	2.º semestre de 2027
DRAM 1ε	En desarrollo	Unión de obleas	Sin fecha
DRAM ζÅ	Desarrollo inicial	High-NA EUV	Sin fecha
DRAM ηÅ	Exploración	Nuevos materiales	Sin fecha
NAND G11	En desarrollo	Más de 400 capas activas, unión de obleas	2.º semestre de 2027

La High-NA eleva la apertura numérica (NA) de las ópticas de ASML de 0,33 a 0,55. Según Nikkei, citado por TrendForce, eso permite pasar de motivos de 13 nanómetros a 8 nanómetros en una sola exposición. SK hynix instaló en septiembre de 2025 un escáner EXE:5200B en su fábrica M16 de Icheon y asegura ser el primer fabricante de memoria que adopta esta herramienta para producción. El precio varía según la fuente: Forbes lo sitúa en unos 380 millones de dólares por unidad y fuentes del sector citadas por Korea JoongAng Daily, en unos 600.000 millones de wones (cerca de 431,6 millones de dólares). Micron no ha dado fecha para ζÅ. Tom’s Hardware calcula que no llegará antes de 2030, pero es una estimación del medio, no de la compañía.

El plan alcanza también a la lógica periférica que rodea las matrices de memoria. Micron pasará a CMOS con transistores HKMG y después a dos generaciones de CMOS 3D, con el objetivo declarado de multiplicar por más de diez el rendimiento de esa lógica entre 2020 y 2030.

La memoria a medida vuelve con HBM4E, vHBM y vEIM

La HBM (memoria de alto ancho de banda, en chips apilados junto al procesador) es hoy el producto más disputado del sector. Micron empezó a enviar en volumen en el primer trimestre de 2026 su HBM4 de 36 GB y 12 capas, diseñada para la plataforma Vera Rubin de NVIDIA, con velocidades por pin superiores a 11 Gb/s y más de 2,8 TB/s por pila, según la propia empresa. La siguiente generación, HBM4E, tendrá una versión estándar y otra personalizada, la cHBM4E, en la que el cliente puede reducir el ancho de la interfaz o añadir lógica al chip base para descargar funciones de su GPU o de su ASIC (circuito integrado de aplicación específica). Ese chip base se fabricará en nodos avanzados de fundición que Micron no ha concretado.

Más adelante llegan HBM5E a medida, vHBM y vEIM. La vHBM apila la memoria directamente encima de ASIC y CPU, en lugar de colocarla al lado sobre un interposer, mediante unión híbrida, disipadores integrados y un diseño pensado para el calor. Micron contempla que conviva con la HBM estándar. La primera vEIM apunta a unos 2 TB/s, una cifra similar a la de HBM4, con un consumo inferior a 1 picojulio por bit transferido. DeBoer describió el proceso con los clientes como un trabajo conjunto que va desde imaginar el producto hasta validarlo y entregarlo a escala.

Fuera de la HBM, Micron desarrolla con Meta una LPDDR6 adaptada a la fiabilidad que exigen los centros de datos, con un consumo un 35 % menor que LPDDR5, y una DDR6 que busca duplicar el ancho de banda de DDR5. El mercado empuja en esa dirección. TrendForce calcula que la HBM pasará de cerca del 18 % de las obleas DRAM de los tres grandes fabricantes a finales de 2025 al 30 % en 2027, y prevé que sus precios de contrato se multipliquen en 2027. Para el cuarto trimestre de 2026, la consultora espera subidas trimestrales del 10-15 % en la DRAM convencional y del 15-20 % en NAND por la demanda de servidores de IA.

La NAND G11 pasa de 276 a más de 400 capas

En almacenamiento, la G11 (N170) subirá de las 276 capas activas de la G9 actual a más de 400. Introducirá la unión de oblea sobre oblea, una técnica que la china YMTC ya utiliza, y una separación entre celdas que Micron califica como la mejor de la industria. La compañía promete el doble de densidad de bits que la G9, un 50 % más de velocidad de entrada y salida y más de un 25 % menos de energía por bit transferido, con producción en masa prevista para el segundo semestre de 2027. Para las generaciones G12 y G13 solo ha avanzado que investiga materiales de alta movilidad y celdas más densas, sin objetivos concretos.

Micron también prepara dos familias de NAND para IA. La primera usa celdas SLC (un bit por celda) con bloques pequeños y aspira a entre 25 y 100 millones de operaciones de entrada y salida por segundo (IOPS) para búsqueda vectorial y gestión de contexto, con productos esperados en los próximos años. La segunda apila chips NAND con vías de silicio pasantes (TSV) sobre un chip lógico situado cerca del procesador, un enfoque que Tom’s Hardware compara con la HBF de SanDisk y que, según DeBoer, será más caro y tendrá que desarrollarse con los clientes. En unidades convencionales, el plan llega a SSD de hasta 512 TB.

La fabricación en Estados Unidos condiciona parte del calendario. Micron tiene firmadas ayudas de la CHIPS Act de hasta 6.165 millones de dólares para Idaho y Nueva York, cerradas en diciembre de 2024, y otros 275 millones para Virginia, que se liberan por hitos y no de golpe. La empresa espera las primeras obleas de su primera fábrica de Idaho a mediados de 2027 y la segunda a finales de 2028, mientras que la planta de Clay (Nueva York), cuyas obras comenzaron en enero de 2026, no aportará DRAM antes de 2030, según su informe trimestral 10-Q.

Preguntas frecuentes

¿Cuándo usará Micron la litografía High-NA EUV en su DRAM?

Micron la reserva para el nodo ζÅ, que está en desarrollo inicial y no tiene fecha de producción. Tom’s Hardware estima que no llegará antes de 2030, pero la compañía no ha confirmado ese plazo.

¿Qué es la memoria HBM4E a medida de Micron?

Es una versión de HBM4E, llamada cHBM4E, en la que el cliente puede ajustar el ancho de la interfaz o añadir lógica al chip base. Así se descargan funciones de la GPU o del ASIC al que acompaña la memoria.

¿Cuántas capas tendrá la NAND G11 de Micron?

Más de 400 capas activas, frente a las 276 de la G9. Micron prevé fabricarla en masa en el segundo semestre de 2027 con el doble de densidad de bits.

¿Por qué Micron no adopta la celda DRAM 4F²?

Según Scott DeBoer, la compañía no ve una vía de escalado viable con esa celda desde su posición actual. Por eso mantiene la 6F² y estudia la DRAM 3D como alternativa a largo plazo.

Fuentes: