Micron ha presentado su hoja de ruta de memoria para los próximos años, con DDR6 para servidores con aproximadamente el doble de ancho de banda que DDR5, LPDDR6 con más de un 35 % de mejora en eficiencia energética, memoria HBM apilada directamente sobre el chip de cómputo hacia 2028 y una NAND G11 de más de 400 capas. La compañía detalló los planes en una presentación sobre su estrategia de varias generaciones en DRAM, HBM y NAND, recogida por Wccftech el 21/10/2026.
Las claves de la hoja de ruta de memoria de Micron en 20 segundos
- DDR6 duplicará el ancho de banda de DDR5 y se fabricará en el nodo 1δ.
- LPDDR6 mejora más de un 35 % la eficiencia y Micron la prepara con Meta.
- vHBM, memoria apilada sobre el chip, llegará hacia 2028.
- La NAND G11 superará las 400 capas en 2027.
El anuncio llega en plena escasez de memoria por la demanda de la inteligencia artificial, que ha convertido la DRAM y la HBM en un cuello de botella para los centros de datos. Micron sostiene que la IA agéntica ha multiplicado por 30 la demanda de memoria frente a la inferencia tradicional. Para entender hacia dónde va, conviene ver de dónde viene cada tipo de memoria.
De DDR5 a DDR6: la memoria de los servidores
La memoria principal de PC y servidores ha ido duplicando su velocidad generación tras generación. JEDEC, el organismo que fija los estándares de la industria, publicó la especificación DDR5 en 2020, y hoy es la base de los servidores actuales. Micron ya fabrica módulos DDR5 de 512 GB, y en su hoja de ruta el siguiente paso es un RDIMM de 1 TB.
DDR6 será el relevo. Micron la describe como una memoria con aproximadamente el doble de ancho de banda que DDR5, pensada para servidores que necesitan alta fiabilidad, y quiere ser socio principal de sus grandes clientes en su adopción. No ha dado velocidades ni fecha concreta: la presenta como de próxima generación y la fabricará en el nodo 1δ (1-delta). Según informaciones previas recogidas por Wccftech, Samsung, SK hynix y Micron apuntan a comercializarla entre 2028 y 2029.
Ese nodo 1δ es la otra pieza clave. Micron asegura que mejorará la densidad de bits en torno a un 25 % frente al nodo anterior, y prevé su despegue en la segunda mitad de 2027. La empresa recuerda que la DRAM ha multiplicado por 400 los bits por oblea desde 1995, a lo largo de 22 nodos, y ha confirmado que seguirá con celdas 6F² en lugar de saltar a 4F², por complejidad y coste, como ya contó Revista Cloud al explicar que Micron descarta la DRAM 4F² mientras YMTC y CXMT aceleran con ella. La DRAM 3D llegará más tarde, después de los productos con litografía High-NA EUV.
LPDDR6 sale del móvil y entra en el centro de datos
La memoria de bajo consumo, nacida para móviles, se ha hecho un hueco en los servidores de IA. JEDEC publicó el estándar LPDDR6 (JESD209-6) en julio de 2025, con velocidades de entre 10.667 y 14.400 MT/s y canales de 24 bits divididos en dos subcanales de 12 bits, según Notebookcheck. Micron asegura que su LPDDR6 ofrece más de un 35 % de mejora en eficiencia energética frente a LPDDR5 y la orienta tanto a móviles como a centros de datos. Trabaja con Meta en su uso en futuros centros de datos. En el lado del consumo, Revista Cloud ya contó cómo CXMT acelera con LPDDR6 y Xiaomi la estrenará en su próximo plegable.
HBM: de las pilas junto al chip a la memoria vertical
La memoria HBM (High Bandwidth Memory) apila varios chips de DRAM y los coloca junto a la GPU para dar un ancho de banda enorme. Es la memoria que define hoy a los aceleradores de IA. En el calendario de Micron, HBM3E de 8 capas entró en producción en volumen en 2024 y la de 12 capas se envió en 2025. HBM4, cuyo estándar JEDEC (JESD270-4) se publicó en 2025, llega este año en versiones de 12 capas y 36 GB, con 2,8 TB/s por pila según Micron. HBM4E ya está en muestras para clientes clave, y la compañía sitúa HBM5 hacia 2028, HBM5E hacia 2029 y HBM6 hacia 2030.
La gran novedad es vHBM, o HBM vertical 3D. En lugar de colocar la memoria al lado del procesador, se apila directamente sobre el chip de cómputo, con el camino más corto posible entre ambos. Micron asegura que así mejora el ancho de banda por vatio y los tokens por vatio en cargas de IA. vHBM1 llegaría hacia 2028 y vHBM3 hacia 2030, y depende de tecnologías como la unión híbrida de cobre, los disipadores de calor integrados y un diseño que tenga en cuenta la temperatura. Micron también prepara vEIM, una memoria vertical para inferencia en el edge con un objetivo de unos 2 TB/s por módulo. Revista Cloud explicó recientemente cómo SK hynix moviliza a sus proveedores para fabricar iHBM a partir de HBM5, una apuesta similar.
NAND G11: más de 400 capas
En almacenamiento, la NAND 3D ha ido sumando capas para ganar densidad. Micron prepara G11, que superará las 400 capas gracias a la unión de obleas, con el despegue en volumen previsto para la segunda mitad de 2027. Frente a su G9, la compañía promete aproximadamente el doble de densidad de bits, hasta 1,5 veces más velocidad de entrada y salida y más de un 25 % menos de energía en la transferencia de datos. Más allá de G11, investiga materiales de alta movilidad y nuevas arquitecturas de celda, además de NAND específica para IA. Todas estas fechas son previsiones de la propia Micron.
Preguntas frecuentes
¿Cuándo saldrá la memoria DDR6?
Micron no ha dado fecha concreta. La presenta como de próxima generación sobre su nodo 1δ, y la industria apunta a comercializarla entre 2028 y 2029.
¿Cuánto más rápida será DDR6 que DDR5?
Según Micron, ofrecerá aproximadamente el doble de ancho de banda que DDR5.
¿Qué es vHBM?
Es una memoria HBM apilada directamente sobre el chip de cómputo. Micron prevé la primera generación hacia 2028 y vHBM3 hacia 2030.
¿Cuántas capas tendrá la NAND G11 de Micron?
Más de 400, con el inicio de la producción en volumen previsto para la segunda mitad de 2027.
Fuentes:
