El silicio no está a punto de desaparecer, pero la industria de semiconductores ya prepara el terreno para una etapa en la que no bastará con seguir reduciendo transistores usando los mismos materiales de siempre. La última señal llega desde imec, ASML y TSMC, que han demostrado una ruta de integración en obleas de 300 mm para transistores basados en materiales bidimensionales, con dispositivos nFET y pFET escalados a 50 nm de contacted poly pitch (CPP).
El avance se ha presentado en el IEEE/JSAP Symposium on VLSI Technology and Circuits 2026 y no debe interpretarse como el anuncio de un chip comercial inminente. Aun así, es una noticia relevante porque toca uno de los problemas más difíciles de la próxima década: cómo seguir escalando la lógica cuando los canales de silicio se acercan a límites físicos cada vez más incómodos. imec describe el resultado como un paso importante en la transición “del laboratorio a la fábrica” para transistores con materiales 2D.
Qué han conseguido imec, ASML y TSMC
El trabajo se centra en materiales TMD, o dicalcogenuros de metales de transición, como MoS₂, WS₂ y WSe₂. Estos compuestos pueden formar canales de conducción extremadamente finos, de escala atómica, lo que permite controlar mejor el transistor cuando las dimensiones se reducen mucho. En teoría, esto los convierte en candidatos atractivos para extender la hoja de ruta de la lógica avanzada más allá de las arquitecturas actuales.
La demostración combina transistores nFET con canal de MoS₂ y transistores pFET basados en WS₂ o WSe₂ en la misma plataforma de 300 mm. Lo importante no es solo que funcionen en laboratorio, algo que la comunidad científica lleva años mostrando con dispositivos aislados, sino que se han integrado con dimensiones más cercanas a las que exige la industria y con herramientas compatibles con fabricación avanzada.
El resultado incluye tres puntos destacados: nFET y pFET escalados a 50 nm de CPP, corriente de apagado muy baja con tensión de puerta a 0 V en ambas polaridades y pFET con canal WSe₂ con rendimiento próximo al de los mejores dispositivos de laboratorio. Además, imec habla de un 94 % de transistores operativos, entendidos como aquellos con una relación Imax/Imin superior a 10⁵, lo que apunta a un proceso estable para una fase aún experimental.
| Elemento técnico | Resultado anunciado | Por qué importa |
|---|---|---|
| Tipo de oblea | 300 mm | Acerca la tecnología a entornos industriales |
| Materiales de canal | MoS₂, WS₂ y WSe₂ | Alternativas 2D al canal de silicio |
| Transistores | nFET y pFET | Paso necesario para lógica CMOS-like |
| Escalado | 50 nm de contacted poly pitch | Métrica relevante para nodos avanzados |
| Longitud de canal citada | Hasta 28 nm, según ASML | Muestra el papel de la litografía EUV |
| Rendimiento operativo | 94 % de dispositivos funcionales | Señal de robustez del flujo de integración |
| Herramienta clave | Litografía EUV de patrón único | Permite estructuras más finas y controladas |
| Aplicaciones futuras | Lógica ultraescalada, BEOL y backside | No se limita al transistor frontal clásico |
Por qué los materiales 2D importan para la era angstrom
La industria ya ha exprimido durante décadas el transistor de silicio. Primero con escalado planar, después con FinFET y ahora con gate-all-around. El siguiente paso en densidad puede venir de CFET, donde transistores complementarios se apilan verticalmente. Pero incluso esas arquitecturas se enfrentan a un problema común: cuanto más pequeño es el canal, más difícil resulta mantener un buen control electrostático sin degradar movilidad, fugas o variabilidad.
Los materiales 2D ofrecen una respuesta parcial a ese problema. Al ser extremadamente finos, permiten que la puerta controle mejor el canal, incluso con longitudes muy reducidas. Esa ventaja física puede ayudar a construir transistores más pequeños y eficientes. El desafío ha sido siempre industrial: transferir materiales delicados, formar contactos de baja resistencia, evitar daños durante el proceso y hacerlo todo en obleas grandes, con herramientas compatibles con una fábrica real.
Ahí está el valor del anuncio. imec, ASML y TSMC no han mostrado solo un dispositivo exótico. Han presentado una ruta de integración back-end-compatible para 300 mm, con transistores n y p en una misma oblea y con litografía EUV. ASML destaca que la resolución de EUV ha permitido crear canales de hasta 28 nm y pitches compatibles con nodos avanzados, frente a demostraciones previas más grandes o fabricadas con técnicas menos representativas de la producción moderna.
La arquitectura usada también es relevante. imec habla de un flujo de fabricación de transistor de película fina “invertido”, con contactos inferiores y una puerta depositada que se solapa. En lugar de construir el dispositivo de la forma convencional, el material TMD se transfiere sobre zanjas de tungsteno ya predefinidas que funcionan como contactos. Esta aproximación ayuda a conservar la integridad del canal 2D y a reducir problemas asociados al contacto.
No es el fin del silicio, pero sí una señal de cambio
La expresión “era post-silicio” es atractiva, pero conviene usarla con cuidado. Los chips comerciales seguirán dependiendo del silicio durante mucho tiempo, tanto como sustrato como en múltiples capas del proceso. Incluso si los canales 2D llegan a productos avanzados, lo más probable es que convivan con tecnologías CMOS existentes, no que las sustituyan de golpe.
La propia industria trabaja con horizontes largos. Los materiales 2D se estudian como posibles candidatos para nodos futuros, para integración en la parte posterior de la oblea, aplicaciones de back-end-of-line y arquitecturas donde se quiera añadir lógica o memoria más cerca de interconexiones y alimentación. Ese tipo de integración puede ser muy valiosa en chips de inteligencia artificial, procesadores de alto rendimiento y diseños 3D, donde mover datos cuesta cada vez más energía y espacio.
También hay que distinguir entre demostrar transistores y fabricar circuitos comerciales complejos. Un transistor funcional es una pieza. Un chip necesita millones o miles de millones de dispositivos con variabilidad controlada, rendimiento repetible, reglas de diseño, modelos compactos, herramientas EDA, procesos de prueba y compatibilidad con toda la cadena de fabricación. Una revisión reciente sobre semiconductores 2D subraya precisamente que el salto desde dispositivos individuales de alto rendimiento hasta circuitos integrados funcionales sigue siendo una de las grandes brechas del campo.
El avance de imec, ASML y TSMC se suma a otros trabajos recientes de la industria. Intel e imec, por ejemplo, ya habían mostrado módulos compatibles con obleas de 300 mm para transistores 2D, con contactos y stacks de puerta orientados a fabricación. La dirección común es clara: las grandes compañías no están tratando los materiales 2D como una curiosidad académica, sino como una posible vía para mantener la mejora de densidad y eficiencia cuando las arquitecturas actuales se agoten.
La presencia de TSMC y ASML en este trabajo tiene una lectura especial. TSMC aporta la perspectiva de foundry líder, donde cualquier tecnología futura debe poder integrarse en procesos repetibles y económicamente viables. ASML aporta el papel de la litografía EUV como herramienta de precisión para escalar estructuras a dimensiones relevantes. imec actúa como puente de investigación avanzada, justo en el punto donde muchas ideas prometedoras se quedan atascadas antes de llegar a una fábrica.
Para el mercado, la noticia no cambia el calendario inmediato de CPUs, GPUs o chips de inteligencia artificial. Los nodos actuales y próximos seguirán apoyándose en evoluciones de transistores de silicio y arquitecturas gate-all-around. Pero sí aporta una pista sobre lo que puede venir después: canales atómicamente finos, integración 3D más agresiva y materiales nuevos diseñados para complementar, no reemplazar de forma brusca, la enorme infraestructura del silicio.
La carrera del semiconductor ya no consiste solo en hacer transistores más pequeños. También consiste en encontrar materiales que sigan funcionando cuando esa reducción deja de ser sencilla. En esa búsqueda, los transistores 2D acaban de dar un paso importante: han pasado de prometer mucho en el laboratorio a demostrar que pueden fabricarse, al menos en fase experimental, con una ruta mucho más cercana a la industria.
Preguntas frecuentes
¿Qué es un transistor 2D?
Es un transistor que utiliza un material extremadamente fino, de escala atómica, como canal de conducción. En este caso se emplean materiales TMD como MoS₂, WS₂ y WSe₂, estudiados como posibles alternativas al silicio en nodos futuros.
¿Qué han demostrado imec, ASML y TSMC?
Han presentado una ruta de integración en obleas de 300 mm para transistores nFET y pFET basados en materiales 2D, con 50 nm de contacted poly pitch y buenos resultados eléctricos.
¿Significa esto que los chips dejarán de usar silicio pronto?
No. El silicio seguirá siendo central durante años. Los materiales 2D podrían complementar futuras generaciones de lógica avanzada, sobre todo cuando los canales de silicio encuentren límites más estrictos.
¿Cuándo podrían llegar los transistores 2D a productos comerciales?
No hay una fecha cerrada. La tecnología aún debe resolver retos de integración, variabilidad, contactos, diseño de circuitos y fabricación a gran escala. Es un avance de investigación industrial, no un producto listo para mercado.
vía: imec-int
