La demanda de chips para inteligencia artificial ha dejado de ser un problema concentrado en las GPU. El atasco empieza en los nodos avanzados de TSMC, sigue en el empaquetado CoWoS, pasa por memorias HBM, sustratos, ensamblaje, test y llega incluso a fábricas de procesos maduros que fabrican chips auxiliares para servidores de IA. La cadena ya no sufre por una sola pieza. Sufre porque casi todas las piezas críticas están siendo empujadas a la vez.
Digitimes lo resumía esta semana con una idea clara: Nvidia y otros diseñadores de chips de IA siguen enfrentándose a escasez porque la capacidad de nodos avanzados y de empaquetado CoWoS de TSMC continúa ajustada, y esa presión está desplazando demanda hacia foundries, ensamblaje avanzado, pruebas y fábricas fuera de Taiwán.
La propia TSMC ha reconocido la tensión. C.C. Wei, presidente y consejero delegado de la compañía, afirmó en junio que la demanda de IA sigue creciendo con tanta rapidez que no solo TSMC, sino también sus proveedores y socios aguas arriba, tienen dificultades para seguir el ritmo. Reuters recogió que la empresa trabaja para no convertirse en el cuello de botella de la cadena de semiconductores, aunque la presión de costes y capacidad ya es visible.
El problema ya no está solo en fabricar el chip
Durante años, buena parte de la conversación sobre semiconductores se centró en el nodo: 7 nm, 5 nm, 3 nm, 2 nm. Ese lenguaje sigue siendo importante, pero la IA ha movido el punto crítico hacia el empaquetado avanzado. Un acelerador moderno no es solo un dado lógico fabricado en un nodo puntero. Necesita integrarse con memoria de alto ancho de banda, interconexiones densas, sustratos complejos y un proceso de ensamblaje capaz de convertir varias piezas en un único módulo funcional.
Ahí entra CoWoS, la tecnología de TSMC que se ha convertido en una de las bases de los aceleradores de IA más avanzados. La compañía describe CoWoS como una plataforma de integración a nivel de oblea para aplicaciones de alto rendimiento, con grandes interposers, múltiples cubos de memoria HBM y paquetes capaces de integrar chips lógicos líderes con memoria de alto ancho de banda.
Dicho de forma sencilla: fabricar el chip no basta. El dado lógico y la HBM deben unirse en un paquete capaz de mover datos a enorme velocidad. Si falta capacidad CoWoS, el chip no llega al servidor aunque la oblea ya exista. Por eso el cuello de botella se ha desplazado hacia una parte de la industria que antes era menos visible para el gran público.
TrendForce estima que la capacidad mensual de CoWoS de TSMC podría alcanzar entre 120.000 y 140.000 obleas en 2026, y que la capacidad adicional de socios OSAT podría sumar otras 50.000 o 60.000 obleas, acercando el total del ecosistema a unas 200.000 obleas mensuales. La cifra es enorme, pero el mercado sigue absorbiéndola con rapidez.
La demanda se derrama hacia OSAT, test y foundries alternativas
Cuando TSMC no puede absorber todo el crecimiento, la presión se reparte. Los OSAT, compañías especializadas en ensamblaje y test, ganan peso porque una parte del empaquetado y de la capacidad de backend debe salir de la propia TSMC. Empresas como ASE, Amkor, SPIL o King Yuan Electronics aparecen cada vez más en el radar de los analistas porque el valor ya no está solo en la litografía avanzada, sino también en convertir esos chips en productos listos para integrarse en sistemas de IA.
El efecto también llega a foundries de nodos maduros. La IA necesita GPU, ASICs y aceleradores, pero también requiere chips de red, controladores, PMICs, retimers, componentes de gestión energética, sensores, microcontroladores y circuitos auxiliares. Muchos de esos chips no se fabrican en el nodo más avanzado, sino en procesos de 8 pulgadas o 12 pulgadas más maduros. Digitimes ya apuntó que la demanda de IA en 2026 se está extendiendo a ASICs, networking, PMICs y periféricos, apretando tanto procesos maduros como nodos avanzados.
La consecuencia es una cadena más tensa y menos flexible. Si un proveedor no tiene capacidad de packaging, si falta sustrato ABF, si el test tarda más de lo previsto o si un chip de alimentación queda corto, el sistema completo se retrasa. En IA, el producto final no es un chip aislado. Es una placa, un módulo, un servidor, un rack y, finalmente, un clúster entero.
| Capa de la cadena | Por qué se tensiona con la IA | Efecto probable |
|---|---|---|
| Nodos avanzados | GPU y ASICs de IA necesitan procesos punteros | Más competencia por capacidad en TSMC |
| CoWoS y packaging avanzado | Integra lógica y HBM en el mismo paquete | Retrasos aunque el dado lógico esté fabricado |
| HBM | Los modelos grandes exigen ancho de banda de memoria | Dependencia de SK hynix, Samsung y Micron |
| Sustratos avanzados | Paquetes más grandes y complejos requieren más calidad | Posibles cuellos de botella en proveedores especializados |
| OSAT y test | Hay más chips complejos que ensamblar y validar | Más carga para ASE, Amkor, SPIL, KYEC y otros |
| Nodos maduros | AI servers necesitan PMICs, red y componentes auxiliares | Mayor utilización en UMC, Vanguard, PSMC o SMIC |
| Fabs en el extranjero | Clientes buscan diversificar riesgo geográfico | Más presión sobre Arizona, Japón, Europa y socios locales |
Los sustratos pueden ser el cuello de botella menos visible
Una de las advertencias más interesantes llega del lado de los analistas financieros. MarketWatch recogió un informe de Nomura que señalaba que, aunque TSMC está ampliando CoWoS, la dependencia de pequeños proveedores de sustratos podría dificultar el cumplimiento de sus objetivos de producción y afectar al ecosistema de chips de IA.
Este punto suele recibir menos atención que las GPU o la HBM, pero es crítico. Los paquetes de IA son físicamente grandes, consumen mucha energía y requieren interconexiones de alta densidad. El sustrato no es un simple soporte. Forma parte de la capacidad del chip para comunicarse, disipar calor y mantener estabilidad eléctrica.
Si la industria multiplica capacidad de oblea y CoWoS, pero no aumenta al mismo ritmo sustratos, químicos, herramientas, test, mano de obra especializada o capacidad logística, la cadena seguirá limitada. La IA está obligando a escalar piezas que tradicionalmente crecían con ciclos más previsibles.
La carrera por ampliar CoWoS no resuelve todo
TSMC está invirtiendo en capacidad, pero el calendario físico de los semiconductores no se acelera por decreto. Construir líneas, instalar herramientas, cualificar procesos, formar personal y estabilizar rendimientos lleva tiempo. El mismo mensaje aparece en la expansión de TSMC en Arizona, donde la compañía ha comprometido una inversión de 165.000 millones de dólares, pero Reuters señala que los avances se ven condicionados por permisos ambientales y disponibilidad de mano de obra.
Además, las alternativas no están maduras al mismo nivel. TSMC ha defendido que el empaquetado a nivel de panel no reemplazará a CoWoS a corto plazo para los mayores procesadores de IA. Tom’s Hardware recogió que CoWoS conserva ventaja en densidad de integración y madurez de herramientas, mientras que tecnologías basadas en panel podrían complementar, pero no sustituir de inmediato, los procesos actuales.
Esto deja a la industria en una situación incómoda. Todos quieren más capacidad, pero no toda capacidad sirve para los chips más exigentes. No basta con tener una fábrica disponible. Hace falta que esa fábrica pueda entregar rendimiento, calidad y fiabilidad en paquetes extremadamente complejos.
Qué significa para Nvidia, AMD y los hyperscalers
Para Nvidia, la capacidad de TSMC y CoWoS es parte de su ventaja y de su limitación. Sus GPU de IA necesitan un flujo estable de nodos avanzados, HBM y packaging. Si consigue asegurar más capacidad que sus rivales, mantiene ventaja comercial. Si la cadena se estrecha, incluso una demanda enorme puede convertirse en entregas limitadas.
AMD, Broadcom, Marvell, Google, Amazon, Microsoft y otros diseñadores de ASICs también compiten por esa misma infraestructura. La IA ya no depende solo de GPU generalistas. Los hyperscalers están diseñando chips propios, redes especializadas, aceleradores internos y plataformas completas para entrenamiento e inferencia. Eso amplía la presión sobre TSMC y sobre toda la cadena asociada.
Nomura, según MarketWatch, espera que los desajustes de componentes empeoren con la llegada de nuevas plataformas de IA de Nvidia y Amazon, y prevé que el mercado de servidores mantenga un fuerte crecimiento en 2026 y 2027.
La lectura para los compradores de infraestructura es directa: la disponibilidad de capacidad de IA no dependerá solo del precio de la GPU. Dependerá de asignaciones, calendarios de fabricación, memoria HBM, empaquetado, racks, alimentación, refrigeración, red y capacidad de entrega de servidores completos.
Una cadena más rentable, pero también más frágil
El boom de la IA está repartiendo ingresos por toda la cadena de semiconductores. TSMC lidera, pero no es la única beneficiada. Foundries alternativas, OSATs, proveedores de sustratos, fabricantes de memoria, empresas de test, equipos de metrología, fabricantes de químicos y proveedores de infraestructura de centros de datos están recibiendo demanda adicional.
El problema es que esa misma expansión revela fragilidad. Cuando todos los actores dependen de unas pocas tecnologías críticas, un retraso en packaging, un cuello de botella en sustratos o un problema de HBM puede frenar productos de miles de millones de dólares.
Por eso la industria empieza a hablar menos de “chip shortage” en singular y más de capacidad sistémica. La pregunta ya no es cuántas obleas puede fabricar TSMC, sino cuántos aceleradores completos puede entregar la cadena y cuántos sistemas pueden desplegar los operadores de centros de datos.
La IA ha convertido el semiconductor en una carrera de integración física. El modelo se entrena en software, pero antes necesita una cadena industrial enorme y muy precisa. Y esa cadena está llegando a sus límites justo cuando más clientes quieren escalar.
Preguntas frecuentes
¿Cuál es el cuello de botella de TSMC en IA?
La presión se concentra en nodos avanzados y, sobre todo, en empaquetado CoWoS, necesario para integrar chips lógicos de alto rendimiento con memoria HBM.
¿Qué es CoWoS?
Es una tecnología de empaquetado avanzado de TSMC que permite integrar chips lógicos y memoria de alto ancho de banda en paquetes de muy alta densidad para aplicaciones HPC e IA.
¿Por qué afecta a toda la cadena de semiconductores?
Porque un acelerador de IA necesita oblea avanzada, HBM, sustrato, empaquetado, test, componentes auxiliares, red, alimentación y montaje en servidores. Si falla una capa, se retrasa el producto completo.
¿Quién se beneficia del desbordamiento de demanda?
Además de TSMC, pueden beneficiarse OSATs, proveedores de test, fabricantes de sustratos, foundries de nodos maduros, proveedores de memoria HBM y empresas de equipos para semiconductores.
¿La ampliación de CoWoS resolverá el problema en 2026?
Ayudará, pero no elimina todos los cuellos de botella. La demanda sigue creciendo y puede trasladar la presión a sustratos, HBM, test, herramientas y capacidad operativa.
