SK hynix ya trabaja en las tecnologías que permitirán llevar la memoria HBM (High Bandwidth Memory) más allá de las configuraciones actuales. Durante Hot Chips 2026, la compañía ha mostrado soluciones de hybrid bonding, nuevas vías para evacuar el calor, más conexiones TSV y futuros diseños 3D en los que la memoria podría situarse directamente sobre los aceleradores de IA. El fabricante también incluyó EMIB de Intel entre las tecnologías de empaquetado 2.5D contempladas para integrar HBM.

Las claves del futuro de la HBM en 30 segundos

• SK hynix estudia hybrid bonding para superar las pilas de 16 capas y reducir la distancia entre conexiones.
• HBM4 supera los 2 TB/s por pila y duplica sus líneas de entrada y salida hasta 2.048 bits.
• La compañía desarrolla I-HBM, una solución para extraer calor de puntos especialmente calientes.
• También contempla EMIB de Intel junto a distintas variantes de CoWoS para empaquetado 2.5D.
• A más largo plazo, SK hynix estudia una integración 3D con HBM colocada sobre los aceleradores.

La presentación permite entender por qué la memoria se ha convertido en uno de los componentes más complejos de los aceleradores de inteligencia artificial. Aumentar el rendimiento de una GPU ya no consiste únicamente en incorporar más unidades de cálculo. Es necesario suministrarles datos suficientemente rápido, y eso obliga a aumentar simultáneamente capacidad, ancho de banda y número de conexiones.

La HBM ha permitido avanzar en esa dirección mediante el apilamiento vertical de chips DRAM. Las diferentes capas se comunican mediante TSV (Through-Silicon Via), conexiones verticales que atraviesan el silicio. La pila de memoria y el procesador continúan siendo chips separados y normalmente se colocan uno junto al otro sobre un interposer.

Pero esta arquitectura empieza a encontrarse con restricciones físicas que se vuelven más difíciles de resolver con cada generación.

HBM4 lleva el empaquetado a otro nivel de complejidad

SK hynix utiliza HBM3E para mostrar hasta dónde ha llegado esta evolución. Frente a una configuración GDDR6 de referencia con 24 GB y 768 GB/s, cuatro pilas HBM3E pueden alcanzar hasta 144 GB y unos 4 TB/s ocupando aproximadamente la mitad de espacio, según los datos expuestos por la compañía.

HBM4 aumenta de nuevo las exigencias.

La generación presentada por SK hynix incorpora una interfaz de 2.048 bits, frente a los 1.024 bits utilizados anteriormente, y puede superar los 2 TB/s de ancho de banda por pila. La documentación presentada contempla chips DRAM de hasta 24 Gb, configuraciones de 12 capas en producción y diseños de 16 capas en proceso de cualificación.

Una pila puede incorporar además más de 20.000 TSV y 16.148 microbumps en la base, cifras que muestran hasta qué punto el rendimiento de la memoria depende ya de tecnologías avanzadas de empaquetado.

El aumento de conexiones tiene una consecuencia directa: ocupa espacio.

Aunque los fabricantes reduzcan progresivamente el tamaño y separación de los TSV, aumentar su número termina elevando el área necesaria. A ello se suma otro problema todavía más complicado en los aceleradores de IA: el calor.

SK hynix calcula que una evolución que prácticamente duplica el ancho de banda cada dos generaciones puede generar alrededor de 2,2 veces más carga térmica sobre las tecnologías existentes de proceso y empaquetado.

Es una limitación especialmente delicada porque las pilas HBM están situadas muy cerca de GPU que pueden consumir cientos de vatios.

Hybrid bonding para superar las 16 capas

Una de las respuestas de SK hynix es el hybrid bonding, una tecnología que permite conectar las diferentes capas utilizando uniones mucho más pequeñas que los microbumps tradicionales.

Actualmente existen dos grandes métodos empleados en el empaquetado HBM: TC+NCF (Thermo-Compression y Non-Conductive Film) y MR-MUF (Mass Reflow Molded Underfill).

Cada uno presenta ventajas y compromisos. TC+NCF ofrece mejor comportamiento frente a deformaciones del chip, pero presenta mayor resistencia térmica y menor productividad. MR-MUF mejora productividad y transferencia térmica, aunque plantea otros problemas relacionados con deformación y relleno de los espacios existentes entre chips.

SK hynix utiliza una evolución de MR-MUF en sus diseños HBM3E de 16 capas, pero considera el hybrid bonding una de las tecnologías necesarias para continuar aumentando la altura de las pilas.

Los datos mostrados por el fabricante apuntan a conexiones con un paso inferior a 18 micras. La tecnología permitiría además utilizar chips de memoria aproximadamente un 24 % más gruesos y, según sus propias mediciones, obtener hasta un 35 % menos de resistencia térmica incluso aumentando el número de capas.

La mejora es importante porque adelgazar indefinidamente los chips para introducir más capas dentro de la misma altura física también complica su fabricación y manipulación.

La industria podría así avanzar desde las actuales configuraciones de 12 y 16 capas hacia futuras pilas de 16 a 20 capas, aunque SK hynix no ha presentado en esta información un calendario comercial cerrado para esos diseños.

I-HBM quiere sacar el calor desde donde se genera

El fabricante coreano también está trabajando en una solución denominada I-HBM para atacar los puntos calientes dentro del propio conjunto de memoria.

La idea consiste en incorporar un componente con alta conductividad térmica y aislamiento eléctrico en la zona PHY de comunicación entre chips. De esta manera se crea una ruta específica para transportar el calor fuera de uno de los lugares donde más se concentra.

SK hynix atribuye a este diseño una reducción adicional superior al 30 % de la resistencia térmica.

El concepto guarda relación con otras investigaciones que están apareciendo en la industria para gestionar térmicamente la memoria desde el propio encapsulado, en lugar de depender exclusivamente del sistema de refrigeración situado sobre GPU y memoria.

Además, la compañía contempla distribuir TSV dedicados a alimentación por diferentes zonas del chip. El objetivo sería mejorar la PDN (Power Delivery Network), la red encargada de suministrar electricidad a los distintos componentes.

El problema vuelve a ser el mismo: cuanto más ancho de banda ofrece la memoria, mayor es el número de conexiones y mayor la energía necesaria para mantener funcionando todo el conjunto.

SK hynix contempla EMIB de Intel junto a CoWoS

Otro detalle de la presentación es la aparición de EMIB (Embedded Multi-die Interconnect Bridge) de Intel entre las tecnologías que SK hynix contempla para soluciones HBM 2.5D.

EMIB utiliza pequeños puentes de silicio integrados en el sustrato para comunicar chips próximos, evitando la necesidad de utilizar un gran interposer de silicio para determinadas configuraciones.

La presentación sitúa esta tecnología junto a CoWoS-S, CoWoS-R y CoWoS-L, diferentes variantes del sistema de empaquetado avanzado desarrollado por TSMC.

La inclusión de EMIB resulta técnicamente relevante, pero no debe interpretarse por sí misma como la confirmación de un acuerdo comercial concreto entre Intel y SK hynix para fabricar futuras memorias HBM. La información presentada se refiere a tecnologías de integración y empaquetado.

También se han publicado especulaciones sobre posibles movimientos empresariales entre ambas compañías en memoria, pero no existe en la documentación aportada confirmación suficiente para presentarlos como un proyecto cerrado.

El siguiente salto podría colocar la HBM encima del acelerador

La parte más interesante de la presentación mira más allá del empaquetado 2.5D actual.

SK hynix contempla arquitecturas 3D en las que la memoria HBM podría terminar situada directamente sobre los aceleradores.

Actualmente HBM ya es una memoria tridimensional porque sus chips DRAM están apilados verticalmente. Sin embargo, la pila completa continúa colocándose junto a la GPU o XPU.

El siguiente paso sería integrar memoria y procesador también verticalmente.

Reducir la distancia física entre ambos permitiría crear conexiones más cortas y potencialmente aumentar el ancho de banda mientras disminuye parte de la energía empleada en transportar datos.

Es precisamente la dirección que empiezan a investigar diferentes fabricantes de semiconductores ante el crecimiento de los modelos de IA. Los pesos de los modelos y las cachés KV asociadas a contextos largos están aumentando las necesidades de capacidad, mientras que las unidades de cálculo necesitan recibir esos datos cada vez más rápido.

El reto es que colocar memoria encima de un procesador de alta potencia complica enormemente la evacuación del calor. También aparecen dificultades relacionadas con alimentación eléctrica, rendimiento de fabricación, reparación de defectos y coste del encapsulado.

Por eso la presentación de SK hynix debe entenderse como una visión tecnológica de futuro y no como el anuncio de una HBM 3D comercial inmediata.

La evolución de HBM4 y sus sucesoras dependerá así cada vez menos de mejorar únicamente la propia DRAM. El empaquetado, las conexiones verticales, la alimentación y especialmente la refrigeración empiezan a determinar cuánto puede seguir aumentando el ancho de banda disponible para los aceleradores de inteligencia artificial.

Preguntas frecuentes

¿Qué ancho de banda puede alcanzar HBM4 de SK hynix?

La información presentada por SK hynix sitúa HBM4 por encima de 2 TB/s por pila, utilizando una interfaz de 2.048 bits. Las prestaciones finales dependen de la configuración concreta.

¿Para qué sirve el hybrid bonding en HBM?

Permite crear conexiones más pequeñas entre las capas de memoria y puede mejorar el comportamiento térmico. SK hynix lo estudia como una de las tecnologías para avanzar más allá de las actuales pilas de hasta 16 capas.

¿Qué es I-HBM?

Es una tecnología estudiada por SK hynix para crear una ruta específica de evacuación del calor cerca de zonas calientes del interfaz de memoria. La compañía atribuye al diseño una reducción adicional superior al 30 % de la resistencia térmica.

¿SK hynix utilizará EMIB de Intel?

SK hynix mostró EMIB entre las tecnologías de empaquetado 2.5D consideradas, junto a diferentes variantes de CoWoS. La documentación aportada no confirma por sí sola un producto comercial concreto basado en EMIB.

vía: wccftech