NVIDIA todavía está llevando Vera Rubin al mercado, pero su siguiente gran plataforma para inteligencia artificial ya empieza a tomar forma. Feynman está prevista oficialmente para 2028, mientras nuevas informaciones procedentes de la cadena de suministro taiwanesa apuntan a una combinación especialmente ambiciosa: proceso TSMC A16, integración tridimensional SoIC, memoria HBM personalizada y conexiones ópticas mediante CPO. Parte de estos detalles todavía no han sido confirmados por NVIDIA y deben tratarse como información de cadena de suministro.

Las claves de NVIDIA Feynman en 20 segundos

• NVIDIA sitúa oficialmente Feynman en 2028, como sucesora de Vera Rubin y Rubin Ultra.
• DigiTimes apunta al uso del proceso A16 de TSMC, chiplets apilados mediante SoIC y HBM personalizada.
• La plataforma profundizaría en las conexiones ópticas CPO para escalar grandes sistemas de IA.
• TSMC está ampliando capacidad de empaquetado avanzado ante la creciente demanda.
• Feynman muestra cómo la competencia pasa de comparar GPU a diseñar sistemas completos.

La diferencia es importante porque Feynman no parece plantearse simplemente como una GPU con más transistores. La evolución de los grandes aceleradores de IA está obligando a resolver simultáneamente cuatro problemas: fabricar chips más densos, alimentar esos chips, acercar memoria y computación y mover cantidades cada vez mayores de información entre aceleradores.

Ahí es donde tecnologías que hasta hace poco podían analizarse por separado empiezan a converger dentro de una misma plataforma.

TSMC A16 y SoIC: el salto no estaría únicamente dentro de la GPU

Según DigiTimes, NVIDIA estaría desplazando recursos de desarrollo y cadena de suministro hacia Feynman con la vista puesta en una producción durante la segunda mitad de 2028. La publicación taiwanesa señala que la plataforma utilizaría A16, una de las tecnologías más avanzadas de TSMC para computación de alto rendimiento.

Conviene separar aquí información confirmada de filtraciones.

TSMC sí ha detallado públicamente las características de A16. Esta tecnología combina transistores nanosheet con Super Power Rail (SPR), su sistema de alimentación eléctrica desde la parte posterior del chip. Al trasladar parte de la distribución de energía a la cara posterior, quedan más recursos de interconexión en la parte frontal disponibles para las señales.

Frente a N2P, TSMC promete para A16 entre un 8 % y un 10 % más de velocidad manteniendo el mismo voltaje, o entre un 15 % y un 20 % menos de consumo a igual rendimiento, además de hasta 1,10 veces la densidad de chip. La compañía tiene prevista su disponibilidad para producción durante la segunda mitad de 2026.

Que Feynman vaya a utilizar A16, sin embargo, procede por ahora de fuentes de la cadena de suministro y no de una especificación pública de NVIDIA.

Algo parecido ocurre con el empaquetado.

La información publicada en Taiwán señala que Feynman incrementaría el uso de SoIC (System on Integrated Chips), la tecnología de integración tridimensional de TSMC. En lugar de limitarse a colocar diferentes componentes uno junto a otro, SoIC permite integrar dies verticalmente mediante conexiones muy cortas.

El beneficio potencial es considerable: menos distancia para mover datos, mayor densidad de integración y menor energía consumida en determinadas comunicaciones entre los diferentes bloques del procesador.

No significa que SoIC vaya a sustituir a CoWoS. Ambas tecnologías pueden ocupar niveles diferentes dentro del mismo sistema. SoIC permite integrar verticalmente determinados bloques, mientras que tecnologías como CoWoS y posteriormente CoPoS pueden encargarse de integrar grandes componentes lógicos y memoria HBM dentro de estructuras de mayor tamaño.

La consecuencia es que hablar simplemente del «nodo de fabricación» de una futura GPU explica cada vez menos sobre cómo está construida realmente.

Feynman podría llevar el ancho de banda del rack más allá de 1 PB/s

La otra pieza importante es la interconexión.

Durante años las mejoras de una nueva generación de aceleradores podían explicarse principalmente mediante FLOPS, memoria y consumo. En las grandes instalaciones de IA actuales hay otra cifra cada vez más importante: cuántos datos pueden intercambiar los aceleradores y con qué coste energético.

El problema aumenta con el tamaño del sistema.

Cuando decenas, centenares o miles de GPU trabajan sobre una misma carga, una parte creciente del rendimiento depende de la red que las conecta. Las interconexiones eléctricas mediante cobre siguen siendo muy útiles en distancias cortas, pero su consumo, pérdida de señal y complejidad aumentan a medida que crecen la velocidad y las distancias.

Por eso NVIDIA está introduciendo progresivamente tecnologías fotónicas y Co-Packaged Optics (CPO).

Según otra información publicada por DigiTimes sobre la evolución de NVLink, Blackwell NVL72 ofrece alrededor de 130 TB/s de ancho de banda agregado dentro del rack. Vera Rubin elevaría esa cifra hasta aproximadamente 260 TB/s y Rubin Ultra hasta unos 520 TB/s.

Para Feynman, la previsión de la cadena de suministro sitúa el sistema en más de 1.040 TB/s, superando por primera vez la barrera de 1 PB/s por rack. DigiTimes también apunta a sistemas Feynman NVL72, NVL144 y una configuración NVL1152 formada por ocho racks Kyber. Son datos de hoja de ruta y no especificaciones finales de producto, por lo que todavía pueden cambiar.

La óptica será precisamente una de las tecnologías necesarias para intentar sostener esa escala.

TSMC lleva tiempo desarrollando su tecnología fotónica COUPE (Compact Universal Photonic Engine). Su planteamiento utiliza SoIC para integrar circuitos electrónicos y fotónicos, acercando la conversión entre señales eléctricas y ópticas al propio encapsulado.

Feynman podría convertirse así en uno de los primeros grandes ejemplos de cómo computación, empaquetado avanzado y fotónica dejan de evolucionar como componentes independientes.

HBM personalizada y una presión enorme sobre el empaquetado

La memoria constituye el tercer elemento.

DigiTimes habla de HBM personalizada para Feynman, aunque todavía no existen especificaciones oficiales suficientes para conocer su capacidad, ancho de banda, número de stacks o características concretas.

Eso aconseja evitar por ahora asignarle denominaciones como HBM4E o HBM5.

Lo relevante es que la memoria de alto ancho de banda está dejando de ser simplemente un componente colocado alrededor de una GPU. El diseño del acelerador, la interfaz de memoria, el empaquetado y las características de la propia HBM están cada vez más relacionados.

La evolución también está ejerciendo presión sobre TSMC.

La información de DigiTimes señala que el fabricante taiwanés está acelerando sus instalaciones AP7 en Chiayi y AP8 en Tainan para aumentar su capacidad de empaquetado avanzado. La demanda ya no procede únicamente de CoWoS: SoIC, CoWoS-L, futuras soluciones CoPoS y tecnologías relacionadas con CPO deberán crecer simultáneamente.

La publicación taiwanesa asegura además que TSMC habría revisado sus planes de SoIC ante la demanda de clientes como NVIDIA y AMD, con el objetivo de alcanzar unas 50.000 obleas mensuales a finales de 2027. Esta cifra procede de fuentes de la cadena de suministro y no debe interpretarse como una capacidad oficialmente comprometida por TSMC.

Aquí aparece uno de los aspectos menos visibles de la carrera por la IA. Diseñar una GPU más rápida no sirve de mucho si después faltan capacidad de empaquetado, memoria HBM, sustratos, componentes ópticos o capacidad eléctrica para desplegarla.

Feynman confirma que la batalla ya se libra a escala de rack

NVIDIA presentó durante GTC 2026 una hoja de ruta en la que Feynman aparece después de Vera Rubin y Rubin Ultra. Pero los datos que ahora llegan desde Taiwán permiten entrever hasta dónde podría llegar el cambio.

Si finalmente coinciden A16, SoIC, HBM personalizada y CPO en la plataforma comercial de 2028, Feynman será mucho más que la siguiente GPU de NVIDIA.

También será una prueba para la cadena de suministro.

TSMC tendrá que producir el silicio y disponer de suficiente capacidad de empaquetado avanzado. Los fabricantes de HBM tendrán que acompañar el crecimiento de memoria. La industria fotónica tendrá que fabricar enlaces ópticos a una escala mucho mayor. Y los operadores de centros de datos tendrán que alimentar y refrigerar sistemas considerablemente más densos.

Además, no toda la tecnología tendrá necesariamente que proceder de TSMC. Otras informaciones de DigiTimes han apuntado a una posible colaboración limitada entre NVIDIA e Intel Foundry para determinados componentes de la generación 2028, aunque también se trata de información no confirmada oficialmente.

Por eso la comparación entre NVIDIA, AMD e Intel hacia 2028 difícilmente podrá reducirse a cuál tiene la GPU más rápida.

La competición se está desplazando hacia quién puede entregar el sistema completo: procesadores, memoria, empaquetado, switches, interconexión, óptica, software y capacidad para fabricar todo ello en volúmenes suficientes.

Feynman todavía está a unos dos años de distancia y muchas de sus especificaciones pueden cambiar antes de llegar al mercado. Pero la dirección tecnológica resulta bastante más clara: cuando mover los datos empieza a consumir demasiado tiempo y energía, la respuesta ya no consiste únicamente en fabricar transistores más pequeños. Hay que cambiar también la forma de conectar el silicio.

Preguntas frecuentes

¿Cuándo llegará NVIDIA Feynman?

NVIDIA sitúa la generación Feynman en 2028. Las informaciones de la cadena de suministro apuntan concretamente a la segunda mitad del año, aunque NVIDIA todavía no ha comunicado una fecha comercial definitiva.

¿NVIDIA Feynman utilizará TSMC A16?

DigiTimes asegura que Feynman utilizará A16, pero NVIDIA no ha confirmado oficialmente el nodo de fabricación. TSMC sí tiene A16 programado para producción desde la segunda mitad de 2026.

¿Qué es CPO y por qué será importante para las GPU de IA?

CPO (Co-Packaged Optics) acerca las conexiones ópticas al encapsulado de los chips o switches. Su objetivo es proporcionar mucho ancho de banda con menor consumo y pérdidas que determinadas conexiones eléctricas cuando los sistemas de IA alcanzan escalas muy grandes.

¿Qué diferencia habrá entre Rubin y Feynman?

Rubin ya recurre intensamente a chiplets y HBM, mientras que las informaciones conocidas sobre Feynman apuntan a una mayor integración tridimensional mediante SoIC, HBM personalizada y un uso más profundo de interconexiones ópticas. Las especificaciones finales todavía no han sido anunciadas.

vía: digitimes