Intel vuelve a mover ficha en la batalla por recuperar credibilidad como fabricante avanzado de chips. Según informaciones de cadena de suministro recogidas por TrendForce a partir de ETNews, la compañía estaría estudiando una evolución de su nodo Intel 14A, conocida provisionalmente como 14A2, con una arquitectura de alimentación por las dos caras del chip: desde la parte trasera y también desde la frontal. Intel no ha anunciado oficialmente este 14A2, así que conviene tratarlo como un movimiento en evaluación, no como una hoja de ruta confirmada.
La noticia importa porque el mercado de foundry se acerca a una fase especialmente dura. TSMC prepara su nodo A14 para producción en 2028, Samsung mantiene el objetivo de llevar su SF1.4 a producción masiva en 2029 e Intel quiere que 14A sea la prueba de que su negocio de fabricación para terceros puede competir en la primera división tecnológica. En este tramo, la diferencia ya no se juega solo en “nanómetros”, una etiqueta cada vez más comercial, sino en transistores, alimentación eléctrica, litografía, densidad, rendimiento, consumo y capacidad real de fabricar a gran escala.
Qué cambiaría con Intel 14A2
El nodo Intel 14A ya es ambicioso por sí mismo. La compañía lo describe como una evolución generacional con transistores RibbonFET 2 de tipo gate-all-around y PowerDirect, su tecnología de entrega de energía desde la parte trasera del chip. Según Intel Foundry, 14A busca ofrecer entre un 15 % y un 20 % más de rendimiento a igual consumo, o entre un 25 % y un 35 % menos de consumo a igual rendimiento, además de hasta un 30 % más de densidad frente a Intel 18A.
La entrega de energía por la parte trasera, o backside power delivery, separa parte de las líneas de alimentación de las líneas de señal. En los chips tradicionales, energía y señales compiten por espacio en la cara frontal. Al mover la alimentación a la parte posterior, se libera espacio, se reduce la caída de tensión y se mejora la eficiencia. Intel ya introdujo PowerVia en 18A y plantea PowerDirect como un paso más avanzado en 14A.
La supuesta novedad de 14A2 estaría en no depender únicamente de la parte trasera. La arquitectura de doble cara combinaría alimentación trasera con parte de alimentación o distribución auxiliar desde la cara frontal. Según TrendForce, el objetivo sería responder a los problemas que aparecen al reducir aún más el M0 pitch, la distancia mínima asociada a las capas metálicas más finas de interconexión. El 14A base apuntaría a unos 28 nm, mientras que 14A2 podría intentar bajar hacia 21 nm.
Ese salto puede aportar densidad, pero no sale gratis. Al estrechar interconexiones, aumenta la resistencia y se complican la entrega de energía, el control de señal y el diseño físico. Por eso una arquitectura híbrida, con la parte trasera como vía principal y la frontal como apoyo, puede tener sentido técnico. La pregunta es si también lo tiene desde el punto de vista de coste, rendimiento de fabricación y adopción por clientes externos.
La presión de TSMC y Samsung
Intel no está diseñando 14A en el vacío. TSMC presentó su proceso A14 en 2025 como la siguiente generación lógica tras N2, con entrada prevista en producción en 2028. La compañía taiwanesa promete hasta un 15 % más de velocidad a igual consumo, hasta un 30 % menos de consumo a igual velocidad y más de un 20 % de aumento de densidad lógica frente a N2.
La estrategia de TSMC es distinta a la de Intel. Mientras Intel apuesta por High-NA EUV en 14A, TSMC ha defendido que puede llevar A14 a producción sin necesitar High-NA EUV en volumen en ese momento. Para sus clientes, eso puede significar menos riesgo de transición tecnológica si la compañía consigue mantener rendimiento, densidad y costes bajo control con herramientas EUV actuales y optimización de diseño.
Samsung, por su parte, ha reajustado su calendario. Según The Elec, la compañía reafirmó en el SAFE Forum 2026 que su proceso SF1.4 apunta a producción masiva en 2029 para clientes líderes, y que una versión mejorada, SF1.4+, llegaría en 2030. Samsung había planteado inicialmente una llegada anterior, pero ha priorizado estabilizar y mejorar sus nodos de 2 nm antes de dar el salto.
El tablero queda así:
| Fabricante | Nodo de clase 1,4 nm | Calendario comunicado o reportado | Clave tecnológica |
|---|---|---|---|
| Intel | 14A | 14A en desarrollo; 14A2 reportado, no oficial | RibbonFET 2, PowerDirect, High-NA EUV |
| TSMC | A14 | Producción prevista en 2028 | Nanosheet, NanoFlex Pro, optimización sin High-NA EUV en volumen |
| Samsung | SF1.4 | Producción masiva prevista en 2029 | Evolución GAA y foco previo en estabilizar 2 nm |
La comparación debe leerse con cautela. Los nombres 14A, A14 o SF1.4 no significan que todos los procesos tengan exactamente la misma geometría física. Cada foundry usa reglas, bibliotecas, densidades, transistores, metalizaciones y tecnologías de empaquetado distintas. Lo relevante no es solo el número, sino qué rendimiento ofrece cada nodo, con qué consumo, a qué coste y con qué fiabilidad.
High-NA EUV: ventaja tecnológica y riesgo económico
Intel ha querido posicionarse como primer gran usuario de High-NA EUV, la nueva generación de litografía ultravioleta extrema con mayor apertura numérica. La compañía instaló en Oregón el primer escáner comercial High-NA EUV de ASML y espera usar tanto EUV convencional como High-NA EUV en el desarrollo y fabricación de nodos avanzados, con producción de Intel 14A dentro de esa hoja de ruta.
La ventaja de High-NA EUV está en imprimir patrones más finos con mayor resolución y, en ciertos casos, reducir la necesidad de multipatroning complejo. Pero cada herramienta es carísima, exige una curva de aprendizaje propia y obliga a ajustar máscaras, metrología, diseño y control de proceso. Ser el primero puede dar ventaja, pero también concentra riesgo.
Ahí se entiende mejor el posible 14A2. Si Intel quiere amortizar High-NA EUV y convencer a clientes externos de que su proceso ofrece una ventaja clara frente a TSMC y Samsung, necesita demostrar densidad y eficiencia reales. Una reducción agresiva del M0 pitch y una arquitectura de doble alimentación pueden ayudar a presentar un nodo más competitivo, pero también elevan la dificultad.
La foundry moderna se ha convertido en una ecuación de confianza. Un cliente no elige solo el nodo más avanzado sobre papel. Mira estabilidad del PDK, rendimiento de fabricación, ecosistema EDA, bibliotecas, empaquetado, capacidad disponible, coste por oblea, historial de ejecución y riesgo de retraso. Intel necesita ganar esa confianza fuera de sus propios productos.
Lo que está en juego para Intel Foundry
14A es más que un nodo. Es una prueba estratégica. Intel quiere demostrar que puede volver a competir en fabricación avanzada no solo para sus CPU, sino para clientes externos de alto nivel. El mercado lo necesita, en parte, porque TSMC concentra demasiada demanda de chips punteros para IA, smartphones, HPC y aceleradores especializados.
Si Intel consigue que 14A y sus variantes sean atractivas para clientes reales, puede convertirse en una alternativa seria para empresas que buscan diversificar fabricación. Si no lo consigue, el coste de desarrollar nodos tan avanzados y comprar herramientas tan caras puede convertirse en una carga difícil de justificar.
La posible arquitectura 14A2 apunta a una idea de fondo: el escalado de chips ya no depende de una sola palanca. Los fabricantes combinan transistores gate-all-around, alimentación trasera, interconexiones más estrechas, High-NA EUV, nuevas bibliotecas, empaquetado avanzado y, cada vez más, integración 3D. Quien coordine mejor todas esas piezas tendrá ventaja.
El problema es que cada mejora trae su propio coste. Más densidad puede significar más resistencia. Más integración puede complicar térmica y yield. Más litografía avanzada puede elevar el precio por oblea. Más automatización de diseño exige herramientas más maduras. Por eso la carrera de 1,4 nm no será una simple batalla de titulares, sino una prueba industrial completa.
Intel parece estar preparando una respuesta más agresiva frente a TSMC y Samsung. Pero todavía tiene que demostrar lo más difícil: que puede fabricar estos procesos en volumen, con clientes externos, márgenes razonables y un calendario creíble. En semiconductores, el roadmap abre la puerta; la fábrica decide quién entra.
Preguntas frecuentes
¿Qué es Intel 14A2?
Es una supuesta evolución del nodo Intel 14A mencionada en informaciones de cadena de suministro. Intel no la ha anunciado oficialmente. La novedad estaría en una arquitectura de entrega de energía por las dos caras del chip.
¿Qué es PowerDirect?
Es la tecnología de Intel para entregar energía desde la parte trasera del chip en el nodo 14A, una evolución de PowerVia pensada para mejorar eficiencia, reducir caída de tensión y liberar recursos de interconexión frontal.
¿Por qué importa la alimentación por la parte trasera?
Porque separa mejor las líneas de energía y señal. Esto puede mejorar rendimiento, eficiencia y densidad, especialmente en nodos avanzados donde el espacio de interconexión es muy limitado.
¿Intel 14A compite directamente con TSMC A14 y Samsung SF1.4?
Compiten en la misma franja de nodos avanzados de clase 1,4 nm, pero no son equivalentes directos. Cada fabricante utiliza tecnologías, reglas de diseño, calendarios y objetivos distintos.
¿Está confirmado el calendario de 14A2?
No. La información disponible habla de una posibilidad en estudio. El nodo confirmado públicamente por Intel es 14A, con PowerDirect, RibbonFET 2 y uso de High-NA EUV dentro de su hoja de ruta.
