La posible entrada de Intel en la cadena de suministro de los próximos TPU de Google vuelve a colocar el foco en una parte de los semiconductores que hasta hace poco quedaba fuera de la conversación general: el empaquetado avanzado. Ya no basta con fabricar el chip en un nodo puntero. En la era de la Inteligencia Artificial, el rendimiento real también depende de cómo se conectan varios dados, memoria de alto ancho de banda, sustratos y enlaces internos dentro de un mismo paquete.
El analista Ming-Chi Kuo ha puesto cifras a ese reto en torno a EMIB-T, una evolución de la tecnología de empaquetado de Intel. Según su análisis, Intel habría alcanzado una tasa de rendimiento del 90 % en validación tecnológica, una señal positiva, pero todavía lejos del 98 % que Kuo considera necesario como referencia para producción en volumen si se compara con el estándar de rendimiento de FCBGA. La diferencia puede parecer pequeña. En fabricación avanzada, no lo es.
Google quiere reducir costes frente a NVIDIA
La lectura industrial es clara: Google busca más control y menor coste en sus aceleradores de IA. Sus TPU se han convertido en una pieza central para entrenar y ejecutar modelos dentro de su infraestructura y para competir en cloud frente a NVIDIA. Si Google puede mejorar el coste por chip, el coste por rack o el coste por token servido, gana margen en un mercado donde la demanda de cómputo sigue creciendo y la disponibilidad de GPU continúa siendo un factor estratégico.
En los últimos meses, varias informaciones han apuntado a un rediseño de la cadena de suministro de los TPU de Google. Reuters ya informó en 2025 de que Google preparaba una colaboración con MediaTek para una nueva generación de TPU, prevista entonces para producción el año siguiente, en parte por la relación de MediaTek con TSMC y por posibles ventajas de coste frente a Broadcom. Más recientemente, también se ha informado de conversaciones de Google con Marvell para chips orientados a inferencia.
El comentario de Kuo añade otra capa: Google estaría evaluando hasta qué punto puede ahorrar si realiza directamente el tape-out del die principal de computación de Humufish, en lugar de hacerlo a través de MediaTek. En términos sencillos, el tape-out es la fase en la que el diseño final del chip se envía a fabricación. Si Google intenta eliminar incluso márgenes de intermediación en esa parte del proceso, la conclusión es evidente: la compañía está afinando costes al máximo.
Ese cambio de actitud tiene sentido. Mientras los hiperescalares desarrollan chips propios para depender menos de NVIDIA, los ahorros ya no se miden solo en el precio de cada acelerador. Se miden en millones de unidades, capacidad de centro de datos, consumo eléctrico, disponibilidad de memoria y coste operativo durante años. En esa escala, una mejora aparentemente pequeña puede cambiar la economía de toda una generación de hardware.
EMIB-T: por qué el 90 % no basta
EMIB, siglas de Embedded Multi-die Interconnect Bridge, es una tecnología de Intel para conectar varios chiplets dentro de un paquete mediante pequeños puentes de silicio embebidos en el sustrato orgánico. A diferencia de soluciones basadas en un interposer completo de silicio, como las usadas en muchos empaquetados 2.5D, EMIB busca ofrecer alta densidad de conexión con menor coste y más flexibilidad de diseño.
EMIB-T añade el uso de TSV, o Through Silicon Vias, vías verticales que atraviesan el silicio para mejorar la conducción y permitir diseños más exigentes. La promesa es atractiva para aceleradores de IA de gran tamaño, donde hay que integrar varios dados, memoria, alimentación y enlaces de alta velocidad sin disparar coste ni complejidad.
El problema está en el rendimiento de fabricación. Un 90 % en validación tecnológica suena bien, sobre todo si se parte de una tecnología compleja. Pero Kuo subraya dos matices: no es lo mismo rendimiento de validación que rendimiento de producción, y pasar del 90 % al 98 % puede ser más difícil que llegar desde cero al 90 %. En empaquetado avanzado, cada punto porcentual importa porque los paquetes son caros, complejos y agrupan componentes de alto valor.
La comparación con FCBGA ayuda a entender el listón. Si EMIB-T aspira a sustituir o complementar soluciones maduras en producción masiva, no puede quedarse en una tasa aceptable para prototipos o validación. Debe acercarse a los niveles de fiabilidad, repetibilidad y coste que esperan clientes como Google. En un TPU destinado a grandes despliegues, un rendimiento bajo no solo encarece el producto. También complica la planificación de capacidad, entregas y escalado.
TSMC, MediaTek e Intel: una cadena de suministro más compleja
La posible participación de Intel no significa que TSMC desaparezca de la ecuación. De hecho, el escenario descrito por Kuo apunta a una cadena más fragmentada y estratégica. TSMC seguiría teniendo un papel crítico en el nodo de fabricación avanzado, mientras Intel competiría por la parte de empaquetado con EMIB-T. MediaTek, por su parte, actuaría como socio de diseño y posible intermediario en determinadas fases.
Kuo sostiene que TSMC estaría evaluando cuánta capacidad avanzada reservar para Humufish en la segunda mitad de 2027. El motivo no sería solo la demanda, sino la incertidumbre sobre el rendimiento real del empaquetado posterior. Si el backend no entrega suficiente volumen efectivo, reservar demasiada capacidad de proceso puntero puede ser una mala asignación de recursos escasos.
Este punto es clave. En semiconductores avanzados, el cuello de botella ya no está siempre en el wafer. Puede estar en CoWoS, EMIB, sustratos, memoria HBM, interconexión, capacidad eléctrica, validación térmica o ensamblaje final. Para los chips de IA, la cadena es tan fuerte como su eslabón más limitado.
TSMC domina buena parte del empaquetado avanzado con CoWoS, una tecnología que se ha convertido en esencial para aceleradores de IA. Intel intenta abrirse espacio con EMIB y sus variantes, apoyándose en una propuesta de coste, modularidad y escalabilidad. Si logra demostrar rendimientos cercanos a producción masiva, podría ganar un papel relevante como alternativa o complemento en diseños de muy gran tamaño.
Por qué este debate importa para el mercado de IA
La noticia no va solo de Google e Intel. Refleja una tensión más amplia en la industria: la IA está obligando a los grandes compradores a rediseñar la economía del hardware. NVIDIA conserva una ventaja enorme en GPU, redes, software y ecosistema, pero sus clientes más grandes también quieren alternativas propias para reducir dependencia, mejorar márgenes y adaptar los chips a sus cargas internas.
Google lleva años con TPU. Amazon empuja Trainium e Inferentia. Microsoft desarrolla Maia. Meta trabaja en sus propios aceleradores. Broadcom, Marvell, MediaTek y otros actores compiten por diseñar ASIC de IA para hiperescalares. Intel, que necesita recuperar terreno en foundry y empaquetado, tiene aquí una oportunidad relevante si consigue convencer con tecnología, coste y rendimiento industrial.
El empaquetado avanzado será una de las batallas decisivas. Los modelos de IA demandan más memoria, más ancho de banda y más comunicación entre chips. Cuando un acelerador crece más allá de los límites de un único dado, la forma de unir piezas se vuelve tan importante como el transistor. EMIB-T, CoWoS y otras soluciones no son detalles de ingeniería: son tecnologías que pueden determinar quién puede fabricar aceleradores grandes, eficientes y económicamente viables.
La prudencia sigue siendo necesaria. Por ahora hablamos de análisis de cadena de suministro y de una tecnología en desarrollo, no de un contrato confirmado por Google o Intel. Además, el propio Kuo advierte de que el dato del 90 % debe interpretarse con cautela. Hay una distancia importante entre validar una tecnología y desplegarla en producción con los volúmenes que exigiría un TPU de Google.
Aun así, el movimiento tiene lógica. Si Google quiere competir directamente con NVIDIA en coste y capacidad, no puede mirar solo al diseño del chip. Tiene que controlar toda la cadena: quién diseña, quién fabrica, quién empaqueta, con qué rendimiento, a qué precio y con qué capacidad disponible. En esa ecuación, EMIB-T puede ser una oportunidad para Intel, pero también una prueba muy dura. El salto del 90 % al 98 % decidirá si la promesa se queda en validación o se convierte en negocio real.
Preguntas frecuentes
¿Qué es EMIB-T?
EMIB-T es una evolución de la tecnología EMIB de Intel para empaquetado avanzado de chips. Usa puentes embebidos y vías verticales TSV para conectar dados dentro de un mismo paquete con alta densidad y mejor conducción.
¿Por qué importa el rendimiento del 90 % frente al 98 %?
Porque una tasa de validación del 90 % puede ser positiva en desarrollo, pero la producción masiva exige niveles mucho más altos. En chips de IA caros y complejos, cada fallo encarece el producto y reduce el volumen efectivo disponible.
¿Qué es Humufish?
Humufish sería el nombre en clave de una próxima generación de TPU de Google, según informaciones y análisis de la cadena de suministro. No es un producto anunciado oficialmente con especificaciones completas.
¿Intel puede sustituir a TSMC en los TPU de Google?
No necesariamente. El escenario descrito apunta más a una cadena híbrida: TSMC podría seguir fabricando en nodos avanzados, mientras Intel competiría por parte del empaquetado avanzado con EMIB-T.
