El análisis microscópico del Kirin 9030 de Huawei ha revelado un dato inesperado: el proceso N+3 de SMIC alcanza un paso metálico mínimo de 32,5 nanómetros, frente a los 36 nanómetros observados en los procesadores Panther Lake fabricados con Intel 18A. La cifra demuestra hasta dónde ha llegado China sin acceso a litografía ultravioleta extrema, pero no convierte al nodo chino en más avanzado que el de Intel.
Las claves del Kirin 9030 y el proceso SMIC N+3 en 30 segundos
- SMIC ha logrado un paso M0 de 32,5 nanómetros mediante litografía DUV y cuádruple patronado.
- Panther Lake utiliza 36 nanómetros, aunque Intel 18A admite diseños de 32 nanómetros.
- N+3 alcanza 113,4 millones de transistores por mm², ligeramente más que TSMC N6.
- Intel 18A mantiene una densidad lógica superior, mejor eficiencia y tecnologías más modernas de transistor y alimentación.
El hallazgo procede del primer informe público del laboratorio STEEL de SemiAnalysis, que abrió físicamente el sistema en un chip (SoC) del Huawei Mate 80 y examinó sus transistores, interconexiones, memoria y encapsulado mediante microscopía electrónica. El análisis confirma que el Kirin 9030 utiliza la tercera generación del proceso de 7 nanómetros de SMIC, conocido como N+3.
La comparación ha generado titulares porque una dimensión concreta del chip chino es menor que la observada en un producto fabricado con Intel 18A, un nodo situado varias generaciones por delante sobre el papel. El problema aparece al utilizar ese único número para clasificar procesos completos.
Un paso metálico menor no significa un nodo mejor
El paso metálico mide la distancia entre líneas de interconexión dentro del chip. En este caso se ha comparado M0, una de las capas inferiores que conecta elementos dentro de las celdas lógicas.
SemiAnalysis midió un paso M0 de 32,5 nanómetros en el Kirin 9030, un 19 % menor que el de SMIC N+2 y TSMC N6. En Panther Lake, el paso observado fue de 36 nanómetros. Esto permite afirmar que esa capa concreta del chip de Huawei está más comprimida que la utilizada en el producto comercial de Intel.
Sin embargo, Intel 18A admite un paso M0 de 32 nanómetros. Panther Lake emplea principalmente bibliotecas de alto rendimiento, con celdas y conexiones algo más amplias para favorecer la velocidad, la alimentación y el rendimiento de fabricación. La compañía no necesitaba utilizar la configuración más densa disponible en todas las zonas del procesador.
| Característica | SMIC N+3 en Kirin 9030 | Intel 18A en Panther Lake |
|---|---|---|
| Paso metálico M0 observado | 32,5 nm | 36 nm |
| Paso M0 admitido por el nodo | 32,5 nm | 32 nm |
| Arquitectura del transistor | FinFET | RibbonFET, tipo GAA |
| Alimentación por la parte trasera | No | Sí, PowerVia |
| Técnica de fabricación destacada | DUV y SAQP | Procesos avanzados y PowerVia |
| Densidad lógica normalizada | 113,4 MTr/mm² | Alrededor de un 61 % superior en biblioteca HD |
La última fila muestra por qué no debe confundirse el paso de una capa con la densidad general. SemiAnalysis calcula que N+3 alcanza 113,4 millones de transistores por milímetro cuadrado, frente a los 107,7 millones de TSMC N6. Es un resultado destacable para una fábrica sin EUV, pero queda aproximadamente un 38 % por debajo de la biblioteca de alta densidad de Intel 18A.
La densidad depende también del paso de puerta, la altura de las celdas, las capas superiores, la resistencia de las líneas, las vías, la memoria SRAM y la capacidad para enrutar señales. Un M0 estrecho puede ahorrar espacio local y, al mismo tiempo, introducir limitaciones en otras partes del diseño.
Intel añade además dos tecnologías que SMIC todavía no utiliza en N+3. RibbonFET sustituye los transistores FinFET por una estructura de puerta envolvente, conocida como GAA, que mejora el control eléctrico del canal. PowerVia traslada la distribución de energía a la parte posterior de la oblea, libera espacio en las capas frontales y reduce la competencia entre las conexiones de alimentación y las señales. Intel atribuye a esta combinación mejoras de densidad, frecuencia y consumo.
Cómo ha llegado SMIC hasta los 32,5 nanómetros sin EUV
SMIC ha compensado sus restricciones de equipamiento mediante litografía ultravioleta profunda (DUV), múltiples exposiciones y una estrecha coordinación entre diseño y fabricación.
La técnica principal identificada en M0 es el patronado cuádruple autoalineado, o SAQP. El fabricante imprime un patrón inicial, crea separadores en sus bordes y repite el proceso hasta dividirlo en cuatro líneas más estrechas. Esto permite fabricar elementos que una exposición DUV convencional no podría resolver directamente.
El resultado requiere más máscaras, deposiciones, grabados y alineaciones. Cada operación añade tiempo, coste y oportunidades para que aparezcan defectos. Una desviación mínima entre patrones puede alterar la anchura de una línea o impedir una conexión correcta.
SMIC también ha recurrido a la optimización conjunta de diseño y tecnología, conocida como DTCO. El Kirin 9030 utiliza celdas con menos aletas por transistor, contactos colocados sobre la puerta activa y separaciones más ajustadas entre celdas. Son decisiones que recuperan superficie, aunque reducen el margen disponible para equilibrar rendimiento, consumo y facilidad de fabricación.
El proceso ha permitido a Huawei aumentar los recursos del Kirin sin agrandar mucho el silicio. SemiAnalysis estima un área próxima a 140 mm² y observa que el nuevo chip incorpora un núcleo intermedio adicional, más caché y una unidad gráfica y una unidad de procesamiento neuronal mayores que las del Kirin 9020.
Ese aprovechamiento del área es uno de los logros más relevantes del N+3. El problema es que la mejora no se reproduce con la misma intensidad en las otras dos variables utilizadas para evaluar un proceso: potencia y rendimiento.
La diferencia aparece en el consumo y la frecuencia
SemiAnalysis sitúa el núcleo principal del Kirin 9030 aproximadamente al nivel de rendimiento por ciclo de un Arm Cortex-X2, presentado en 2021. El chip supone un avance sobre las generaciones anteriores de Huawei, pero sigue lejos de los diseños actuales de Apple, Qualcomm y MediaTek.
La comparación más desfavorable enfrenta el núcleo principal de Huawei con uno de los núcleos de eficiencia de Apple. Según las mediciones recopiladas por SemiAnalysis, el pequeño núcleo de Apple ofrece un 20 % más de rendimiento entero con un consumo aproximado de 1 vatio, mientras el núcleo principal del Kirin necesita alrededor de 4,5 vatios. Son arquitecturas diferentes y no constituyen una comparación directa de procesos, pero muestran el tamaño de la brecha energética.
El Kirin tampoco puede alcanzar la misma curva de voltaje y frecuencia que los chips fabricados en procesos recientes de TSMC o Intel. Un nodo más eficiente permite elevar la frecuencia o mantenerla con menor tensión, además de dedicar más transistores a cachés, unidades de ejecución y predicción.
Por eso la afirmación de que SMIC ha superado a Intel 18A necesita varias correcciones. SMIC ha conseguido una capa metálica ligeramente más compacta que la utilizada por Panther Lake, pero a costa de un proceso más complejo. Intel conserva una densidad lógica general superior, alimentación trasera y transistores de puerta envolvente.
Panther Lake es además un diseño basado en chiplets. Intel 18A se utiliza para su mosaico de computación, mientras otros bloques pueden proceder de procesos y fábricas diferentes. Intel inició la producción de 18A en 2025 y ya prepara 18A-P, una evolución que promete, según la propia compañía, un 9 % más de rendimiento con el mismo consumo o un 18 % menos de consumo manteniendo el rendimiento.
El avance chino sigue teniendo implicaciones industriales. Las restricciones no han detenido el desarrollo de chips nacionales, sino que han obligado a SMIC y Huawei a invertir más esfuerzo en patronado DUV, diseño físico, encapsulado y optimización del sistema.
Huawei estudia además tecnologías de apilado denominadas LogicFolding para colocar capas de lógica activa unas sobre otras. Esta vía podría elevar la densidad por superficie de encapsulado y acortar conexiones, aunque no equivale a fabricar transistores individuales con la misma eficiencia que los nodos más avanzados. El Kirin 9030 analizado todavía no utiliza este sistema.
SMIC continúa por detrás de Intel, TSMC y Samsung en las métricas que determinan la posición tecnológica de un nodo avanzado. Pero el Kirin 9030 demuestra que la distancia no impide fabricar procesadores válidos para teléfonos, redes, inferencia y otros sistemas donde China prioriza la autonomía de suministro.
Preguntas frecuentes
¿Es el proceso de SMIC más avanzado que Intel 18A?
No. El Kirin 9030 utiliza un paso M0 menor que el observado en Panther Lake, pero Intel 18A ofrece más densidad lógica, mejores características eléctricas y tecnologías más recientes.
¿Qué densidad alcanza SMIC N+3?
SemiAnalysis estima 113,4 millones de transistores por milímetro cuadrado, ligeramente por encima de TSMC N6 y alrededor de un 38 % por debajo de la biblioteca de alta densidad de Intel 18A.
¿Cómo fabrica SMIC chips avanzados sin EUV?
Utiliza litografía DUV con varias etapas de patronado, incluida la división cuádruple autoalineada, además de técnicas DTCO que comprimen las celdas y las conexiones.
¿Por qué consume más el Kirin 9030?
El proceso N+3 y las arquitecturas de Huawei presentan una curva de voltaje y frecuencia menos favorable. Para alcanzar determinadas prestaciones necesitan más energía que los chips fabricados en nodos recientes.
