Yangtze Memory Technologies (YMTC), el único fabricante chino de memoria NAND a escala comercial, desarrolla su primera DRAM de bajo consumo con objetivo de 9.600 MT/s y una celda 4F² de transistor de canal vertical. Según DIGITIMES y la consultora Counterpoint Research, el chip está en fase de desarrollo y solo pasaría a producción en masa en la Fab 3 de Wuhan si supera los objetivos de rendimiento y validación.
Las claves de la DRAM de YMTC en 20 segundos
- YMTC prepara una memoria LPDDR de 9.600 MT/s con celda 4F² y transistor vertical.
- Desde octubre de 2025 prueba en la Fab 2 un LPDDR5 de 16 Gb a 7.500 MT/s, sin planes de producción.
- La fabricación en serie dependería de la validación en la Fab 3.
- Sigue en la Entity List estadounidense y ha pedido salir a bolsa en Shanghái.
El movimiento llega justo cuando Micron ha dejado claro que no ve la arquitectura 4F² como su siguiente paso, un contraste que Revista Cloud analizó en Micron descarta la DRAM 4F² mientras YMTC y CXMT aceleran con ella. YMTC, en cambio, quiere llevar a la DRAM la experiencia que acumula con Xtacking, su tecnología de unión de obleas para NAND.
Dos generaciones de LPDDR en paralelo
Counterpoint describe dos líneas de trabajo distintas. La primera es un LPDDR5 de segunda generación de 16 Gb a 7.500 MT/s que YMTC investiga y prueba en su Fab 2 desde octubre de 2025, con un volumen aproximado de 5.000 obleas al mes y sin puerta metálica de alta constante dieléctrica (HKMG, por sus siglas en inglés), una técnica habitual en la DRAM rápida de los grandes fabricantes. La consultora subraya que este chip sigue en I+D y que no hay planes de producirlo en masa.
La segunda línea es la que tiene más recorrido. Se trata de una versión a 9.600 MT/s basada en una celda 4F² con transistor de canal vertical (VCT). DIGITIMES la sitúa como la primera fase de YMTC en LPDDR5X, la familia de memoria que usan los móviles de gama alta y cada vez más equipos con IA local. Counterpoint la llama LPDDR5, pero coincide en la velocidad objetivo y en que el destino previsto es la Fab 3, siempre que el diseño cumpla lo esperado.
Sobre el papel, la celda 4F² ocupa un tercio menos de superficie que la 6F² que emplea hoy la industria, porque coloca el transistor en vertical bajo el condensador. Eso permitiría meter más bits por oblea sin depender de la litografía más avanzada, un punto relevante para una empresa con acceso limitado a esos equipos. El reto está en fabricarla con buen rendimiento, algo que ningún fabricante ha demostrado todavía en volumen.
Xtacking, el argumento técnico de YMTC
Xtacking fabrica la matriz de memoria y la lógica periférica en dos obleas separadas y después las une. Cada parte puede usar el proceso que mejor le encaja y, según Neil Shah, vicepresidente de investigación de Counterpoint, ese enfoque permite a YMTC seguir añadiendo capas con herramientas de litografía maduras, una ventaja frente a los controles de exportación estadounidenses. Samsung licenció patentes de Xtacking en febrero de 2025, un dato que la consultora usa como aval de la tecnología.
Counterpoint apunta además que la hoja de ruta de YMTC mira a largo plazo hacia la DRAM 3D, con celdas apiladas en vertical. La firma cree que esa transición favorecerá a las compañías con experiencia en unión de obleas, aunque se trata de una previsión de analista y no de un calendario de la empresa.
Más capacidad, salida a bolsa y sanciones
El salto a la DRAM coincide con un buen momento en NAND. Según Counterpoint, YMTC fue el tercer fabricante mundial por volumen de envíos en el segundo trimestre de 2026, por detrás de Samsung y SK hynix y por delante de Kioxia y Micron. Su cuota de ingresos en NAND pasó del 9 % en el primer trimestre de 2025 al 14 % en el primero de 2026. La compañía presentó en agosto de 2026 el folleto para salir a bolsa en el STAR Market de Shanghái, poco después del debut de CXMT, el principal fabricante chino de DRAM.
En capacidad, Reuters informó en abril, según recogió Guru3D, de un plan para pasar de unas 200.000 a unas 400.000 obleas al mes con dos nuevas fábricas, además de una tercera planta en Wuhan que alcanzaría unas 50.000 obleas mensuales en 2027 con más de la mitad de la maquinaria de origen local. Counterpoint cita un objetivo a largo plazo de unas 500.000 obleas al mes, DRAM incluida. Las cifras proceden de fuentes distintas y en momentos diferentes, así que conviene leerlas como planes y no como capacidad instalada.
El gran condicionante sigue siendo político. YMTC está en la Entity List del Departamento de Comercio de Estados Unidos desde diciembre de 2022, y Counterpoint señala que un proyecto de ley en tramitación, la MATCH Act, la menciona expresamente y apunta a los equipos de litografía ultravioleta profunda (DUV), grabado y deposición de los que depende su hoja de ruta. Para el mercado, una DRAM china competitiva añadiría oferta en un momento de precios altos por la demanda de la IA, pero de momento lo anunciado son prototipos y objetivos.
Preguntas frecuentes
¿Qué memoria DRAM está desarrollando YMTC?
Una memoria de bajo consumo con objetivo de 9.600 MT/s basada en una celda 4F² con transistor de canal vertical. DIGITIMES la describe como LPDDR5X y Counterpoint como LPDDR5.
¿Cuándo empezará a fabricarla?
No hay fecha. Según Counterpoint, pasaría a producción en masa en la Fab 3 de Wuhan solo si completa la validación y cumple los objetivos de rendimiento.
¿Qué ventaja tiene la celda 4F²?
Ocupa un tercio menos de superficie que la celda 6F² actual, lo que permite más densidad sin depender tanto de la litografía más avanzada.
¿Está YMTC sancionada por Estados Unidos?
Sí. Figura en la Entity List desde diciembre de 2022, lo que limita su acceso a equipos y tecnología estadounidenses.
Fuentes:
