TSMC ha vuelto a dejar claro que la carrera de la Inteligencia Artificial no se juega solo en el diseño de GPUs, ASICs o aceleradores. También se decide en las fábricas, en el empaquetado avanzado y en la capacidad de integrar cada vez más memoria HBM junto a grandes bloques de cómputo. En su Taiwan Technology Symposium 2026, la compañía ha elevado el tono de sus previsiones: la demanda de obleas para aceleradores de IA crecería 11 veces entre 2022 y 2026, mientras que el mercado mundial de semiconductores podría superar los 1,5 billones de dólares en 2030.
La cifra es relevante porque TSMC ya no habla de la IA como un ciclo puntual de inversión, sino como el principal eje de crecimiento de la industria durante los próximos años. La compañía, que fabrica chips para buena parte de los grandes actores del sector, está adaptando su hoja de ruta a un mercado donde los modelos son más grandes, el consumo de memoria se dispara y el empaquetado avanzado se ha convertido en una limitación tan importante como el propio nodo de fabricación.
De los 2 nm al empaquetado: la IA exige más que transistores
Durante años, la conversación sobre semiconductores se centró casi por completo en el avance de los nodos: 7 nm, 5 nm, 3 nm, 2 nm. Esa carrera sigue siendo importante, pero ya no basta. En aceleradores de IA, el rendimiento depende de una combinación más amplia: transistores más densos, memoria de alto ancho de banda, interconexiones rápidas, eficiencia energética y capacidad de empaquetar varios chips en un mismo sistema.
TSMC prevé que la capacidad para sus procesos más avanzados, incluidos 2 nm y A16, crezca a una tasa anual compuesta del 70 % entre 2026 y 2028. La compañía también espera que su capacidad de CoWoS, la tecnología de empaquetado avanzada usada en muchos aceleradores de IA, crezca más de un 80 % anual entre 2022 y 2027.
| Área | Previsión o dato destacado |
|---|---|
| Demanda de obleas para aceleradores de IA | 11 veces más entre 2022 y 2026 |
| Mercado global de semiconductores | Más de 1,5 billones de dólares en 2030 |
| Capacidad 2 nm y A16 | CAGR del 70 % entre 2026 y 2028 |
| Capacidad CoWoS | CAGR superior al 80 % entre 2022 y 2027 |
| Nuevas fases de fabs y empaquetado en 2026 | 9 fases previstas |
| CoWoS previsto para 2028 | 14 retículas y hasta 20 stacks HBM |
| CoWoS previsto para 2029 | Más de 14 retículas y hasta 24 stacks HBM |
| SoW-X previsto para 2029 | Hasta 64 stacks HBM |
El mensaje de fondo es claro: la IA está obligando a TSMC a crecer en varias direcciones a la vez. Por un lado, necesita más capacidad en nodos avanzados. Por otro, debe ampliar CoWoS, SoIC, fotónica de silicio y tecnologías de integración a escala de oblea. Los grandes clientes no solo piden más chips; piden sistemas completos capaces de mover datos a velocidades cada vez mayores.
CoWoS, SoIC y COUPE: el cuello de botella está en mover datos
El gran protagonista técnico es CoWoS, una tecnología que permite colocar grandes dies de cómputo y memoria HBM sobre un interposer para reducir distancias eléctricas y aumentar el ancho de banda. TSMC ya produce versiones de 5,5 retículas, que según los datos publicados alcanzan rendimientos de fabricación del 98 %. La siguiente etapa será mucho más agresiva: una versión de 14 retículas en 2028, capaz de integrar unos 10 grandes dies de cómputo y 20 stacks HBM, seguida en 2029 por una versión superior a 14 retículas con hasta 24 stacks HBM.
Esta evolución importa porque la HBM se ha convertido en una de las piezas más valiosas del hardware de IA. Los aceleradores no solo necesitan ejecutar más operaciones; necesitan alimentar sus núcleos con datos constantemente. Si la memoria no acompaña, el rendimiento teórico del chip queda infrautilizado. Por eso NVIDIA, AMD, Broadcom, Google, Microsoft, Amazon y otros diseñadores de aceleradores dependen cada vez más de la disponibilidad de HBM y de la capacidad de empaquetado de TSMC.
La compañía también está avanzando en SoIC, su tecnología de integración 3D. Según la información recogida en el simposio, SoIC ofrece una densidad de interconexión 56 veces superior y una eficiencia energética cinco veces mejor frente a CoWoS de 2015. La hoja de ruta incluye bonding pitch de 6 micras y una evolución hacia 4,5 micras en la generación A14, lo que permitirá apilar componentes con conexiones más densas y menor consumo.
Otra pieza relevante es COUPE, la tecnología fotónica de TSMC. La compañía asegura que su primer modulador Micro Ring de 200 Gbps basado en COUPE ha entrado en producción este año. La promesa es reducir latencia y consumo frente a interconexiones de cobre tradicionales, algo cada vez más necesario en sistemas de IA donde mover datos entre chips, memoria y servidores consume una parte creciente de la energía.
Arizona y la dimensión geopolítica de la expansión
El plan de crecimiento de TSMC no se limita a Taiwan. Sus operaciones en Arizona siguen ganando peso. La primera fábrica ya está en producción, la segunda entrará en fase de instalación de equipos en la segunda mitad de 2026, la tercera está en construcción y la compañía prevé comenzar este año los trabajos de una cuarta fábrica y de su primera instalación de empaquetado avanzado en ese emplazamiento.
TSMC espera que la producción de Arizona aumente 1,8 veces interanual en 2026, con rendimientos comparables a los de Taiwan. Este dato tiene una lectura industrial y otra política. Estados Unidos quiere reducir dependencia de Asia en semiconductores avanzados, mientras los grandes clientes norteamericanos buscan una cadena de suministro más cercana para chips de IA, defensa, cloud y computación de alto rendimiento.
Aun así, el centro de gravedad de TSMC sigue estando en Taiwan. La región Asia-Pacífico sigue concentrando una parte enorme del consumo de capacidad avanzada y del desarrollo de ecosistemas de proveedores. Según los datos difundidos en el simposio, los clientes de la región usaron más de 2,1 millones de obleas equivalentes de 12 pulgadas el año pasado, una imagen que TSMC comparó con una pila superior a tres torres Taipei 101.
La IA empuja a TSMC hacia sistemas completos
La parte más ambiciosa de la hoja de ruta aparece con System on Wafer. TSMC ya llevó a producción SoW lógico en 2024 y apunta a SoW-X con HBM integrada para 2029. Esta tecnología podría integrar hasta 64 stacks HBM y 16 módulos CoWoS en tamaños superiores a 40 retículas. Es una escala que supera la idea tradicional de “chip” y se acerca más a un sistema completo construido sobre una oblea.
Este tipo de integración tiene sentido en Inteligencia Artificial porque los modelos futuros necesitarán más memoria, menos latencia y mayor eficiencia por vatio. La tendencia va hacia paquetes más grandes, más cercanos al límite físico de fabricación y con interconexiones cada vez más sofisticadas. La industria ya no solo escala reduciendo nanómetros; escala acercando chips, apilando memoria y sustituyendo cobre por enlaces ópticos cuando el consumo y la latencia lo exigen.
La oportunidad para TSMC es enorme, pero también lo son los riesgos. CoWoS sigue siendo uno de los cuellos de botella más vigilados por los clientes de IA. Si la demanda continúa creciendo al ritmo previsto, cualquier retraso en capacidad de empaquetado puede afectar a la disponibilidad de aceleradores, servidores y clusters completos. Además, la dependencia de unos pocos proveedores de HBM, de herramientas de litografía y de materiales avanzados hace que toda la cadena sea más sensible a tensiones geopolíticas o problemas de suministro.
El simposio deja una conclusión clara: TSMC no quiere ser solo la fundición que fabrica los transistores más avanzados. Quiere ser la plataforma física sobre la que se construye la infraestructura de IA de la próxima década. Eso incluye nodos de 2 nm y A16, pero también CoWoS, SoIC, fotónica, empaquetado avanzado y sistemas a escala de oblea.
Si las previsiones se cumplen, el chip de IA de 2029 no se parecerá demasiado al acelerador actual. Será más grande, integrará mucha más memoria, dependerá más del empaquetado que de una única pieza de silicio y obligará a pensar el centro de datos como una extensión del propio paquete. La carrera ya no consiste solo en fabricar transistores más pequeños, sino en conectar más inteligencia en menos espacio y con menos energía.
Preguntas frecuentes
¿Qué ha anunciado TSMC sobre la demanda de IA?
TSMC prevé que la demanda de obleas para aceleradores de Inteligencia Artificial crezca 11 veces entre 2022 y 2026, impulsada por la expansión de centros de datos y modelos cada vez más grandes.
¿Qué es CoWoS?
CoWoS es una tecnología de empaquetado avanzado de TSMC que permite integrar dies de cómputo y memoria HBM en un mismo paquete mediante un interposer, aumentando el ancho de banda y reduciendo distancias de interconexión.
¿Por qué son importantes los 24 stacks HBM previstos para 2029?
Porque permitirían alimentar aceleradores de IA con mucha más memoria y ancho de banda dentro de un mismo paquete. Esto es clave para modelos más grandes y cargas de computación de alto rendimiento.
¿Qué papel tiene Arizona en la estrategia de TSMC?
Arizona forma parte de la expansión internacional de TSMC. La primera fábrica ya está en producción, la segunda entrará en instalación de equipos en 2026 y la compañía prevé seguir ampliando fabs y empaquetado avanzado en la zona.
vía: trendforce
