La fotónica de silicio lleva años prometiendo una revolución en los centros de datos, pero 2026 empieza a perfilarse como el momento en que esa promesa puede empezar a traducirse en despliegues industriales de verdad. Según informó el diario taiwanés Commercial Times, TSMC prevé que su plataforma integrada de fotónica de silicio COUPE entre en producción en masa este mismo año, un paso que, de confirmarse en el calendario previsto, colocaría a la compañía en una posición central dentro de la carrera por llevar la óptica directamente al encapsulado de los chips para inteligencia artificial.
La noticia importa porque el cuello de botella de la IA ya no está solo en la capacidad de cálculo. También está en cómo se mueven los datos dentro de los grandes clústeres. A medida que crecen los modelos, las GPU y los switches necesitan más ancho de banda, menor latencia y mejor eficiencia energética. En ese contexto, la industria busca sustituir parte de las interconexiones eléctricas tradicionales por enlaces ópticos mucho más cercanos al procesador, una estrategia conocida como CPO, siglas de co-packaged optics.
TSMC no ha publicado por ahora una nota de prensa propia tan explícita como la recogida por la prensa taiwanesa sobre la producción masiva en 2026, pero sí lleva tiempo dejando claro que COUPE forma parte de su hoja de ruta. En su informe de negocio de 2024, la compañía afirmó que la primera generación de COUPE, basada en un chip eléctrico sobre un chip fotónico mediante unión SoIC, había progresado bien. Y en su documentación técnica define esta arquitectura como una plataforma capaz de responder a los requisitos más exigentes de HPC y de allanar el camino hacia la integración a nivel de sistema basada en fotónica de silicio.
Qué es COUPE y por qué resulta relevante
COUPE son las siglas de Compact Universal Photonic Engine. En términos simples, es la propuesta de TSMC para integrar circuitos fotónicos y electrónicos en un mismo entorno de encapsulado avanzado, acercando al máximo los bloques ópticos y los ASIC de cálculo o control. La idea es reducir las pérdidas de acoplamiento, acortar la distancia entre componentes y elevar la eficiencia del sistema, algo especialmente importante cuando los centros de datos de IA necesitan mover cantidades masivas de información entre aceleradores, switches y memoria.
Esa integración se apoya en SoIC, la tecnología de apilado 3D de TSMC. La propia empresa explica que su plataforma TSMC-SoIC está pensada para reintegrar chiplets mediante apilado 3D de alta densidad y responder a las crecientes necesidades de computación, ancho de banda y latencia en aplicaciones cloud, de red y de edge. En el caso de COUPE, esa capacidad es especialmente valiosa porque la fotónica de silicio necesita precisamente acercar el mundo óptico y el electrónico sin disparar el consumo ni introducir penalizaciones adicionales en el paquete.
TSMC tampoco trabaja sola en este terreno. En abril de 2024, Ansys anunció una colaboración con la fundición taiwanesa para dar soporte de simulación multifísica a COUPE, y describió la plataforma como un sistema de integración de fotónica de silicio y CPO orientado a acelerar de forma notable la comunicación entre chips y entre máquinas en aplicaciones de cloud, centros de datos, HPC e IA. Ese tipo de alianzas revela que el proyecto ya no se mueve solo en el plano de la investigación, sino también en el del diseño industrial y la preparación del ecosistema.
El CPO deja de ser una promesa lejana
El interés de la industria por el CPO se entiende mejor si se observa la presión que está generando la IA en las redes internas de los centros de datos. SEMI describía esta misma semana, en el foro de su alianza SiPhIA, que la demanda de interconexiones ópticas de alta velocidad en centros de datos de IA está empujando a la fotónica de silicio desde la fase de validación de laboratorio hacia un punto de inflexión de producción a gran escala. La propia alianza ya reúne a más de 150 empresas y está enfocada en módulos de alta velocidad de 1,6 T y 3,2 T, una señal clara de que el sector está dejando atrás la fase puramente experimental.
A esa presión tecnológica se suma el trabajo de estandarización. En 2023, el OIF publicó su primer acuerdo de implementación para un módulo CPO de 3,2 Tb/s, dirigido a aplicaciones de conmutación Ethernet y pensado para habilitar interfaces ópticas y eléctricas en switches de hasta 51,2 Tb/s de ancho de banda agregado. La estandarización no resuelve por sí sola los retos de fabricación, pero sí ayuda a que los distintos actores de la cadena avancen con un marco más claro para interoperabilidad, conectividad y diseño de módulos.
La otra gran señal de madurez ha llegado desde NVIDIA. En marzo de 2025, la compañía presentó sus switches Spectrum-X Photonics y Quantum-X Photonics, apoyados en fotónica de silicio y desarrollados dentro de un ecosistema industrial en el que figura TSMC. En ese anuncio, C. C. Wei, presidente y consejero delegado de TSMC, aseguró que la solución de fotónica de silicio de la empresa combinaba fabricación puntera y apilado 3D SoIC para ayudar a NVIDIA a escalar fábricas de IA de hasta un millón de GPU. Además, NVIDIA indicó que la versión Ethernet de Spectrum-X Photonics llegaría en 2026, justo en el mismo año en el que ahora se sitúa la producción masiva de COUPE.
Qué puede cambiar si TSMC cumple el calendario
Si COUPE entra realmente en producción este año, el avance tendría una lectura industrial muy clara. No significaría que toda la infraestructura de IA vaya a pasar de golpe del cobre a la óptica coempaquetada, pero sí que una de las piezas más complejas del rompecabezas empezaría a salir del terreno de las pruebas y las muestras. Y eso podría acelerar decisiones de diseño en redes para IA, switches de nueva generación, óptica integrada y arquitecturas de interconexión con mejores ratios de energía por bit transmitido.
Aun así, conviene no exagerar. La propia SEMI recuerda que los grandes retos de la fotónica de silicio a escala industrial siguen estando en áreas como el test a nivel de oblea, el alineamiento preciso entre fibra y PIC, el ensamblado óptico de alta velocidad y la reducción de costes de fabricación. Es decir, la entrada en producción marca el comienzo de una nueva etapa, pero no el final de los problemas. La industrialización del CPO dependerá tanto de la tecnología base como de la capacidad de toda la cadena para fabricar, probar y escalar con rendimientos aceptables.
Con todo, el movimiento de TSMC encaja con una tendencia de fondo: la IA está reordenando no solo la fabricación de chips, sino también el modo en que esos chips se conectan entre sí. Y en esa nueva fase, la fotónica de silicio ya no se presenta como una idea futurista, sino como una candidata real para sostener la siguiente ola de ancho de banda en centros de datos. Si 2025 fue el año en que los grandes proveedores enseñaron prototipos y primeros productos, 2026 puede acabar siendo recordado como el año en que el CPO empezó a pisar suelo industrial.
¿Qué es exactamente COUPE de TSMC?
Es la plataforma de fotónica de silicio de TSMC, cuyo nombre completo es Compact Universal Photonic Engine. Está diseñada para integrar circuitos electrónicos y fotónicos en un mismo paquete y facilitar arquitecturas de CPO para aplicaciones de IA, HPC y centros de datos.
¿Qué ventaja tiene el CPO frente a los enlaces eléctricos tradicionales?
El CPO busca reducir distancia entre procesamiento y óptica, aumentar ancho de banda y mejorar la eficiencia energética. Eso resulta clave cuando los centros de datos necesitan mover más datos sin disparar consumo, calor y pérdidas de señal.
¿TSMC ha confirmado oficialmente que COUPE producirá en masa en 2026?
La fecha de producción en masa para este año ha sido difundida por Commercial Times y recogida por otros medios sectoriales. TSMC sí ha confirmado públicamente el progreso de la primera generación de COUPE y su trabajo en la plataforma, pero no ha emitido por ahora una nota pública equivalente con ese calendario tan concreto.
¿Por qué la fotónica de silicio es tan importante para la IA?
Porque los clústeres de IA necesitan mover cantidades crecientes de datos entre GPU, switches y otros aceleradores. La fotónica de silicio y el CPO se perfilan como una vía para sostener esa demanda con más densidad de ancho de banda y mejor eficiencia que las interconexiones puramente eléctricas.
vía: Jukan y ctee.com.tw
