TSMC está moviendo ficha en una de las capas menos visibles, pero más decisivas, de la carrera por los chips de inteligencia artificial: el empaquetado avanzado. La compañía taiwanesa, ya presionada por la enorme demanda de CoWoS para GPUs, ASICs y aceleradores de IA, habría iniciado una colaboración con Ibiden e Innolux para validar el uso de sustratos de vidrio en futuras generaciones de empaquetado, según información publicada por medios sectoriales asiáticos.
El movimiento apunta a una transición que el sector lleva tiempo anticipando. CoWoS, la tecnología de empaquetado que ha permitido integrar grandes chips de cómputo con memoria HBM, seguirá siendo clave en los próximos años. Pero el aumento del tamaño de los encapsulados, la necesidad de más memoria, la presión sobre la entrega de energía y los problemas de deformación empujan a TSMC y a su cadena de suministro hacia una nueva etapa: CoPoS, o Chip-on-Panel-on-Substrate.
La diferencia no es solo terminológica. CoPoS forma parte de las tecnologías de panel-level packaging, que buscan pasar de procesos basados en obleas circulares a paneles rectangulares de mayor superficie. La promesa es producir paquetes más grandes, más eficientes y con mejor aprovechamiento del área. En chips de IA, donde cada generación añade más chiplets, más HBM y más interconexión, ese cambio puede marcar la diferencia entre escalar o chocar contra límites físicos.
Por qué el vidrio entra en la batalla del empaquetado
Los sustratos orgánicos tradicionales han permitido llegar muy lejos, pero empiezan a sufrir con los encapsulados gigantes. A medida que crece el tamaño del paquete, aumenta el riesgo de warpage, es decir, deformación del conjunto. Esa deformación puede afectar a la unión entre capas, a las soldaduras, a la fiabilidad térmica y al rendimiento de fabricación.
El vidrio aparece como alternativa porque ofrece baja deformación, menor expansión térmica, más rigidez y buenas propiedades para señal y alimentación eléctrica. En teoría, puede ayudar a construir paquetes más planos y estables, algo importante cuando el chip principal convive con varias pilas de HBM cada vez más altas.
Según los datos citados por la cadena de suministro, la validación conjunta de TSMC, Ibiden e Innolux habría mostrado mejoras relevantes frente a sustratos orgánicos: un 16 % de mejora en el indicador COP de deformación del paquete, una reducción del 19 % en el coeficiente efectivo de expansión térmica y un aumento del 31 % en el módulo efectivo, ligado a la rigidez estructural.
| Indicador citado | Mejora atribuida al vidrio |
|---|---|
| COP, control de deformación del paquete | +16 % |
| Coeficiente efectivo de expansión térmica | -19 % |
| Módulo efectivo, rigidez estructural | +31 % |
| Resistencia en integridad de potencia | -27 % |
| Inductancia | -42 % |
| Muestra de prueba | Núcleo de vidrio de 0,8 mm |
| Tamaño del paquete | 85 × 110 mm |
| Especificación usada | 5 × reticle CoW |
El dato de 85 × 110 mm no es menor. Es una huella propia de paquetes de GPU de IA de gran tamaño. En esas dimensiones, controlar la planitud y evitar delaminación resulta decisivo para mejorar rendimiento, fiabilidad y producción útil.
TSMC habría señalado además que en la prueba no se detectaron casos de «SeWaRe», o deformación grave, ni delaminación. En un material como el vidrio, donde la adhesión, la fragilidad y las microfisuras son riesgos reales, ese resultado indica progreso técnico. No equivale todavía a producción masiva, pero sí sugiere que el vidrio ha pasado de la fase puramente exploratoria a una etapa de validación industrial.
CoWoS seguirá, pero CoPoS empieza a tomar forma
Conviene no interpretar este movimiento como una sustitución inmediata de CoWoS. La tecnología actual seguirá siendo imprescindible para NVIDIA, AMD, Broadcom, Google y otros clientes de HPC e IA. TSMC continúa ampliando capacidad CoWoS porque la demanda supera con creces la oferta disponible.
Lo que cambia es la dirección de la siguiente generación. CoPoS busca superar barreras de tamaño, coste y productividad usando paneles más grandes. Si el empaquetado avanzado pasa a producirse sobre paneles, la industria podría aprovechar mejor el área disponible y dar soporte a encapsulados más amplios que los permitidos cómodamente por procesos tradicionales.
| Tecnología | Papel actual o futuro |
| CoWoS | Empaquetado dominante para chips de IA con HBM |
| CoPoS | Siguiente etapa basada en panel-level packaging |
| Sustrato orgánico | Solución madura, pero con más tensión en paquetes gigantes |
| Sustrato de vidrio | Alternativa para mejorar rigidez, deformación y señales |
| TGV | Vías a través del vidrio, uno de los retos clave |
| HBM | Memoria que eleva la presión mecánica y térmica del paquete |
La transición, aun así, será lenta. Medios sectoriales apuntan a líneas piloto durante 2026 y a una posible producción en volumen hacia 2028 o 2029. Otros informes son incluso más prudentes y señalan que el camino comercial podría alargarse. Tiene sentido: no basta con demostrar que el vidrio funciona en una muestra. Hay que fabricar con rendimiento, coste, estabilidad térmica y compatibilidad con clientes reales.
TSMC también habría insistido en que hacen falta más estudios sobre el grosor del vidrio y sobre layouts CoWoS de gran tamaño. Es una forma técnica de decir que el material promete, pero la ingeniería aún no está cerrada.
Ibiden e Innolux, dos socios con lecturas distintas
La presencia de Ibiden tiene una explicación clara. La compañía japonesa es uno de los actores críticos en sustratos de alto rendimiento para servidores de IA. En febrero de 2026 anunció un plan de inversión de unos 500.000 millones de yenes entre los ejercicios 2026 y 2028 para ampliar capacidad de sustratos IC de alto rendimiento destinados a servidores de IA y servidores avanzados.
Esa inversión encaja con la presión de clientes como NVIDIA, AMD y grandes diseñadores de chips de IA. Los sustratos ABF ya son uno de los cuellos de botella del sector y el vidrio puede convertirse en la siguiente frontera si los paquetes siguen creciendo.
Innolux aporta otra lectura. Como fabricante de paneles, tiene experiencia en procesos de gran formato, manejo de vidrio y fabricación sobre superficies rectangulares. Esa experiencia puede ser útil si el empaquetado avanzado se mueve hacia paneles en vez de obleas. El paso de la industria de displays al empaquetado avanzado no es automático, pero las competencias de proceso tienen puntos de contacto.
| Socio | Posible aportación |
| TSMC | Integración avanzada, clientes de IA y roadmap CoWoS/CoPoS |
| Ibiden | Sustratos de alto rendimiento para servidores de IA |
| Innolux | Experiencia en paneles, vidrio y procesos de gran formato |
| Intel | Desarrollo temprano de sustratos de vidrio y líneas piloto |
| Samsung Electro-Mechanics | Piloto de glass package substrates y alianza con Sumitomo |
| Sumitomo Chemical | Materiales de glass core para sustratos de nueva generación |
La cadena de suministro se está reorganizando con rapidez. Intel lleva más de una década trabajando en sustratos de vidrio y opera líneas piloto en Arizona. Samsung Electro-Mechanics, por su parte, produce prototipos en su línea piloto de Sejong y firmó en 2025 un acuerdo con Sumitomo Chemical para crear una empresa conjunta centrada en glass core, con producción masiva prevista después de 2027.
La presión competitiva sobre TSMC es evidente. Intel intenta diferenciarse con empaquetado avanzado y vidrio. Samsung busca entrar antes en la nueva cadena de suministro. TSMC domina CoWoS, pero no quiere llegar tarde a la generación posterior.
El gran reto: vías a través del vidrio
La dificultad principal no es solo fabricar vidrio. El reto está en convertirlo en un sustrato funcional para semiconductores avanzados. Para ello hacen falta miles o decenas de miles de vías conductoras a través del material, conocidas como TGV, o Through Glass Via.
El vidrio es aislante, duro y frágil. Perforarlo, metalizarlo y rellenarlo con cobre sin crear microfisuras ni defectos es complejo. Además, esas vías deben mantener fiabilidad durante ciclos térmicos, soportar corriente, preservar integridad de señal y convivir con paquetes cada vez más grandes.
| Desafío técnico | Por qué importa |
| TGV | Permite conexiones verticales de señal y alimentación |
| Microfisuras | Pueden reducir fiabilidad y rendimiento de fabricación |
| Relleno de cobre | Determina resistencia, estabilidad y calidad eléctrica |
| Ciclos térmicos | Afectan soldaduras, unión de capas y vida útil |
| Grosor del vidrio | Condiciona rigidez, proceso y coste |
| Paquetes grandes | Aumentan tensión mecánica y riesgo de deformación |
Por eso el vidrio no será una solución inmediata ni universal. Puede mejorar muchos parámetros, pero introduce procesos nuevos y exige equipamiento, materiales y controles de calidad adicionales. La industria tendrá que demostrar que el beneficio compensa la complejidad.
En chips de IA, el incentivo es fuerte. NVIDIA GB200, GB300 y las futuras plataformas Rubin aumentan la presión sobre el empaquetado. Más HBM, más ancho de banda y más potencia exigen paquetes mayores y más estables. Si el sustrato no acompaña, el límite no estará solo en la litografía, sino en la capacidad de ensamblar el sistema completo.
La próxima guerra de la IA está debajo del chip
La noticia confirma una tendencia que se repite en toda la cadena de semiconductores: la IA está empujando límites en capas que antes recibían menos atención pública. HBM, CoWoS, ABF, interposers, sustratos de vidrio, TGV, alimentación y refrigeración forman parte del mismo problema. No basta con diseñar un chip más potente si no se puede empaquetar, alimentar y fabricar con rendimiento suficiente.
Para TSMC, acelerar en vidrio y CoPoS es una forma de proteger su posición en empaquetado avanzado. Para Ibiden, es una vía para consolidarse como proveedor crítico de la era de la IA. Para Innolux, puede abrir una puerta a un mercado distinto al de los paneles tradicionales. Para Intel y Samsung, es una señal de que el terreno competitivo se está moviendo.
El vidrio todavía no ha ganado la partida. Faltan validaciones, costes, herramientas, estándares y producción en volumen. Pero ya ha entrado formalmente en la carrera industrial. Y cuando los chips de IA crecen hasta ocupar paquetes de 85 × 110 mm o más, controlar la deformación deja de ser un detalle de ingeniería. Se convierte en una condición para que la próxima generación de aceleradores pueda existir.
Preguntas frecuentes
¿Qué es CoPoS?
CoPoS significa Chip-on-Panel-on-Substrate. Es una tecnología de empaquetado avanzado que usa paneles rectangulares en lugar de depender solo de procesos sobre obleas circulares.
¿Por qué interesan los sustratos de vidrio?
Porque pueden reducir la deformación del paquete, mejorar la rigidez, ajustar mejor la expansión térmica con el silicio y favorecer la integridad de señal y alimentación en chips grandes de IA.
¿Sustituirá el vidrio a CoWoS de forma inmediata?
No. CoWoS seguirá siendo clave en los próximos años. El vidrio y CoPoS apuntan más bien a la siguiente generación de empaquetado avanzado.
¿Cuál es el principal reto técnico?
Uno de los mayores retos son las TGV, vías conductoras a través del vidrio. Fabricarlas con buen rendimiento, sin microfisuras y con fiabilidad térmica suficiente es esencial para producir a escala.
vía: Jukan en X
