Samsung Electronics está reforzando sus tecnologías de refrigeración para la memoria HBM a medida que los paquetes destinados a inteligencia artificial integran más memoria y lógica en menos espacio. La compañía trabaja con estructuras térmicas dentro del propio encapsulado, mientras TSMC aumenta su capacidad de empaquetado avanzado CoWoS para responder al crecimiento de los aceleradores de IA.

Las claves de Samsung y la refrigeración HBM en 30 segundos

• Samsung ha desarrollado el Heat Path Block (HPB) para extraer calor de zonas especialmente calientes de HBM.
• El punto crítico está en la interfaz D2D PHY, que conecta la memoria con el procesador de IA.
• Samsung está validando HPB en HBM4E y prevé llevarlo a futuras generaciones como HBM5.
• TSMC está ampliando CoWoS para encapsulados con más lógica y memoria HBM.
• El aumento de densidad convierte la refrigeración en una cuestión de diseño del propio paquete, no solo del sistema.

La carrera por aumentar el rendimiento de los aceleradores de inteligencia artificial está generando un problema paralelo: cada vez resulta más difícil extraer el calor producido dentro de los paquetes avanzados. La memoria HBM (High Bandwidth Memory) concentra varios niveles de DRAM junto a procesadores de IA y permite mover enormes cantidades de datos, pero el aumento de velocidad y densidad eleva también la potencia térmica.

Samsung ha decidido atacar uno de los puntos más problemáticos desde dentro de la propia memoria. Su tecnología Heat Path Block (HPB) crea una vía térmica específica para alejar el calor generado en la capa física de comunicación entre memoria y procesador.

La compañía mostró esta arquitectura durante COMPUTEX 2026 junto con un diseño de HBM4E y un prototipo de HBM5. Samsung explicó que la zona D2D PHY (Die-to-Die Physical Layer) del base die es una de las principales áreas de generación de calor.

El calor se concentra en el enlace entre HBM y GPU

El problema tiene que ver con la forma en la que se construye HBM. Los chips de memoria se apilan verticalmente y se conectan mediante interconexiones de alta velocidad. En los sistemas de IA, esa memoria se sitúa junto a GPU, aceleradores o ASIC dentro de un paquete avanzado.

A medida que aumenta el ancho de banda, también crece la actividad de las interfaces que comunican el HBM con el procesador. Esa zona puede convertirse en un foco térmico difícil de refrigerar desde las soluciones convencionales situadas en la parte superior del paquete.

Samsung pretende solucionar parte del problema llevando el calor por una ruta específica. El HPB está diseñado para reducir la resistencia térmica alrededor de la zona D2D PHY y facilitar que el calor alcance una estructura capaz de disiparlo.

La empresa ya mostró muestras y demostraciones de esta tecnología en 2026. En su presentación de COMPUTEX indicó que estaba validando HPB en HBM4E y que tenía previsto utilizarla en futuras generaciones HBM5.

Samsung también está desarrollando HBM4E con un base die fabricado mediante su proceso de 4 nanómetros. La compañía ha indicado que esta generación puede alcanzar hasta 14 Gbps por pin, con posibilidad de escalar hasta 16 Gbps y superar los 4 TB/s de ancho de banda por pila en determinadas configuraciones futuras.

El aumento de velocidad no es un detalle aislado. Cuando se introduce más ancho de banda en un paquete con un espacio físico limitado, el diseño térmico pasa a estar condicionado por la propia arquitectura del semiconductor.

Samsung y SK hynix buscan soluciones dentro del HBM

Samsung no es la única compañía que está atacando este problema. SK hynix ha presentado su propia aproximación para las próximas generaciones de HBM mediante iHBM, una arquitectura que incorpora elementos de refrigeración integrados cerca de la zona de la interfaz física.

Las dos compañías están apuntando al mismo problema, aunque con arquitecturas diferentes. Samsung utiliza HPB como vía térmica dentro del diseño del HBM, mientras SK hynix ha presentado elementos de refrigeración integrados alrededor del área D2D.

La competencia es especialmente relevante porque HBM5 está siendo diseñada para sistemas de inteligencia artificial que exigirán más ancho de banda y mayor densidad de memoria. A medida que se incrementa el número de capas y la velocidad de funcionamiento, retirar el calor desde las zonas internas se vuelve más complicado.

Samsung también está explorando cambios más profundos en la arquitectura de memoria. En 2026 presentó conceptos como zHBM, una propuesta de memoria tridimensional que busca acercar todavía más la memoria al procesador mediante tecnologías de unión avanzada.

La compañía asegura que su arquitectura zHBM podría reducir la resistencia térmica en más de la mitad respecto a HBM5 dentro de las condiciones previstas para ese concepto. Se trata de una tecnología de futuro y no de una característica disponible en los productos HBM4 actuales.

TSMC aumenta el tamaño de los paquetes CoWoS

El otro lado de la ecuación está en el empaquetado avanzado. TSMC utiliza CoWoS (Chip on Wafer on Substrate) para integrar procesadores y memoria HBM en paquetes de gran tamaño.

El crecimiento de los modelos de IA está llevando a los fabricantes de aceleradores a colocar más memoria y más lógica en el mismo paquete. Eso aumenta el área del encapsulado y también la cantidad de calor que debe gestionarse.

TSMC ha desarrollado distintas variantes de CoWoS para responder a esta evolución. CoWoS-L, por ejemplo, combina un interposer basado en redistribución con interconexiones de silicio y está orientado a productos de computación de alto rendimiento de mayor tamaño.

La compañía ya ha indicado que sus tecnologías CoWoS de nueva generación están diseñadas para integrar más lógica y memoria HBM. En su documentación corporativa, TSMC señala que CoWoS-L entró en producción de volumen y que sus variantes de mayor tamaño están orientadas a productos con interposers más grandes.

El aumento de capacidad es necesario porque CoWoS se ha convertido en uno de los puntos más importantes de la cadena de fabricación de aceleradores de IA. Un GPU de última generación puede tener un diseño avanzado y disponer de suficiente HBM, pero necesita un proceso de empaquetado capaz de reunir todos esos componentes en un único producto.

La refrigeración ya forma parte del diseño del chip

Durante años, la refrigeración de un servidor podía analizarse principalmente desde el punto de vista del sistema: disipadores, ventiladores, refrigeración líquida o circuitos de agua.

Con los grandes paquetes de IA, una parte del problema se ha desplazado hacia el interior del propio encapsulado.

El procesador, la memoria HBM, el interposer y las interconexiones forman un conjunto donde las decisiones térmicas están ligadas a las eléctricas y mecánicas. Una zona que genere demasiado calor puede limitar la frecuencia de funcionamiento o exigir sistemas de refrigeración externos más complejos.

Por eso Samsung está trabajando en estructuras como HPB mientras TSMC continúa ampliando CoWoS. Son respuestas diferentes a un mismo cambio: los aceleradores de IA están creciendo más deprisa que la capacidad de disipar el calor de sus paquetes.

El problema será todavía mayor si las próximas generaciones aumentan simultáneamente el número de capas de HBM, el ancho de banda y la potencia del procesador. En ese escenario, mejorar únicamente el sistema de refrigeración del servidor no será suficiente. Parte de la solución tendrá que estar integrada en el propio semiconductor y en el encapsulado.

Para Samsung, esto abre además una oportunidad para diferenciar sus futuras generaciones de HBM. La compañía controla memoria, fabricación de lógica y tecnologías de empaquetado, lo que le permite trabajar sobre varios elementos del sistema de forma coordinada.

TSMC, por su parte, está reforzando el empaquetado avanzado que utilizan muchos de los grandes aceleradores de IA. La ampliación de CoWoS y la evolución de sus tecnologías 3DFabric responden a una demanda que ya no depende únicamente de fabricar transistores más pequeños.

La siguiente batalla de los chips de IA se está librando, por tanto, en un espacio mucho más pequeño: el interior del paquete. Más memoria y más capacidad de cálculo requieren mejores conexiones, más superficie de integración y nuevas formas de sacar el calor antes de que limite el rendimiento.

Preguntas frecuentes

¿Qué es el Heat Path Block de Samsung?

El Heat Path Block (HPB) es una tecnología térmica desarrollada por Samsung para crear una vía específica de evacuación del calor dentro de las estructuras HBM. La compañía la está validando en HBM4E y prevé utilizarla en futuras generaciones como HBM5.

¿Por qué genera tanto calor la HBM?

El aumento del ancho de banda y de la velocidad de comunicación incrementa la actividad y el consumo en las interfaces que conectan la memoria con el procesador. La zona D2D PHY es uno de los puntos que Samsung identifica como especialmente problemáticos.

¿Qué relación tiene TSMC con la HBM?

TSMC integra memoria HBM y procesadores mediante tecnologías de empaquetado avanzado como CoWoS. El aumento del tamaño y la complejidad de los aceleradores de IA está llevando a la compañía a ampliar y evolucionar estas tecnologías.

¿Samsung ya utiliza HPB en HBM5?

Samsung ha mostrado prototipos y ha indicado que está validando HPB en HBM4E con planes para adoptarlo en futuras generaciones HBM5. No debe confundirse esta validación con producción masiva de HBM5.