IBM ha presentado una tecnología de chip en nodo de 0,7 nanómetros, también descrita como 7 ángstroms, y la reacción no ha tardado en llegar. La compañía lo vende como el primer desarrollo subnanométrico del sector y como una vía para seguir aumentando la densidad de transistores en plena carrera por la computación de inteligencia artificial. Elon Musk, en cambio, ha puesto el foco en la letra pequeña: esos 0,7 nm no significan que las piezas reales del chip midan exactamente 0,7 nanómetros.
La crítica toca un punto sensible de la industria. Durante décadas, los nanómetros sirvieron para explicar de forma sencilla el avance de la fabricación de semiconductores. Cuanto menor era el número, más pequeño era el transistor, más denso el chip y, en teoría, mejor el rendimiento o la eficiencia. Pero esa relación dejó de ser directa hace años. Hoy el nombre de un nodo funciona más como una etiqueta comercial y tecnológica que como una medida física exacta.
IBM no lo oculta. En su propia explicación reconoce que, como ocurre con otros avances recientes, 7 ángstroms se refiere a una generación de chips fabricada con un proceso concreto, no a la anchura de los cables metálicos contactados ni a una dimensión única que pueda medirse con una regla nanométrica. Musk considera que esa convención puede inducir a error y propone que los nodos se nombren según el número de átomos de ancho de la característica más pequeña.
Qué ha anunciado realmente IBM
El anuncio de IBM no consiste solo en reducir una cifra en la etiqueta del proceso. La compañía habla de una nueva arquitectura llamada nanostack, basada en apilar transistores en tres dimensiones en lugar de seguir reduciéndolos únicamente en el plano horizontal. La idea es aprovechar el eje vertical para colocar más transistores en una misma superficie y sostener el avance de densidad cuando la miniaturización clásica se acerca a límites físicos difíciles de sortear.
Según IBM, esta tecnología permite empaquetar cerca de 100.000 millones de transistores en un chip del tamaño de una uña, casi el doble de densidad que su anterior tecnología de 2 nm anunciada en 2021. La compañía también afirma que el nuevo nodo puede ofrecer hasta un 50 % más de rendimiento o un 70 % más de eficiencia energética frente a sus chips de 2 nm. En memoria SRAM, IBM habla de una mejora de escala del 40 %, un dato relevante porque la memoria dentro del chip se ha convertido en un cuello de botella para cargas de IA.
| Dato anunciado por IBM | Qué significa |
|---|---|
| Nodo de 0,7 nm / 7 ángstroms | Nueva generación tecnológica, no una medida única del chip |
| Arquitectura nanostack | Apilado vertical y escalonado de transistores |
| Casi 100.000 millones de transistores | Más densidad en una superficie del tamaño de una uña |
| Hasta 50 % más rendimiento | Comparación frente al nodo de 2 nm de IBM |
| Hasta 70 % más eficiencia | Menor consumo para una capacidad equivalente |
| 40 % de mejora en SRAM | Más densidad en memoria integrada |
| Producción posible en unos cinco años | No es una tecnología comercial inmediata |
El avance es relevante, aunque conviene leerlo como investigación de frontera y no como un chip que vaya a llegar mañana a un portátil o a un acelerador comercial. IBM ha presentado una tecnología y una ruta de fabricación, pero no ha anunciado todavía un socio industrial concreto para producirla a gran escala.
Por qué Musk dice que el nombre puede engañar
La crítica de Musk no niega necesariamente el interés técnico del nanostack. Lo que cuestiona es la forma de nombrarlo. Respondiendo a una publicación en X, el empresario defendió que la industria debería cambiar la nomenclatura y usar una métrica basada en cuántos átomos mide la característica más pequeña del chip. Según esa visión, sería una forma más precisa de describir el límite físico real del proceso.
La propuesta tiene atractivo porque devuelve el lenguaje al terreno de la medida tangible. Un nanómetro equivale a diez ángstroms, y el tamaño de los átomos ya está en la escala en la que se mueven estas tecnologías. Si una etiqueta comercial habla de 7 ángstroms, el lector puede pensar que existe una estructura física principal de ese tamaño exacto. En realidad, los chips modernos tienen muchas dimensiones críticas distintas: puerta, canal, contactos, metalización, pitches, celda SRAM, aislamiento, capas y empaquetado.
| Forma de nombrar | Ventaja | Problema |
| Nanómetros clásicos | Fácil de entender | Ya no describe una dimensión física exacta |
| Nombre comercial del nodo | Útil para roadmaps y marketing | Puede confundir al público |
| Densidad de transistores | Más cercana al resultado práctico | No captura rendimiento ni eficiencia |
| Número de átomos | Más intuitivo físicamente | Difícil de estandarizar en arquitecturas complejas |
| Métricas combinadas | Más completas | Menos fáciles de comunicar |
El problema es que tampoco sería sencillo adoptar la propuesta de Musk. Un chip no tiene una única “característica más pequeña” que defina toda su tecnología. Además, la carrera actual ya no depende solo de hacer transistores más pequeños. Depende de apilarlos, reducir consumo, mejorar memoria, cambiar materiales, usar nuevas técnicas de unión de obleas, optimizar interconexiones y fabricar con rendimiento suficiente para que el proceso sea viable.
Los nanómetros dejaron de ser una regla hace tiempo
La industria ya había asumido esta ambigüedad. Intel modificó su hoja de ruta de nombres en 2021: lo que antes era 10 nm Enhanced SuperFin pasó a llamarse Intel 7, y su proceso de 7 nm pasó a Intel 4. La compañía justificó el cambio por una forma de alinear mejor sus nombres con el rendimiento, la eficiencia y la densidad relativa frente a sus competidores.
TSMC y Samsung también usan nombres de nodo que no deben interpretarse como una dimensión literal. Un chip fabricado en 3 nm no tiene todos sus elementos principales midiendo 3 nm. La etiqueta indica una generación de fabricación con una combinación concreta de transistores, reglas de diseño, densidad, consumo, rendimiento, materiales y herramientas litográficas.
Por eso la crítica de Musk tiene parte de razón, pero llega a una industria que ya opera así. El problema no es solo IBM. Es el lenguaje entero de los semiconductores avanzados. Los nombres se han mantenido porque son útiles para vender, comparar y ordenar roadmaps, aunque cada vez expliquen menos por sí solos.
El avance está en el apilado, no solo en el número
La parte más interesante del anuncio de IBM es el paso hacia estructuras tridimensionales más complejas. El nanostack se plantea como una evolución más allá de los nanosheet, la arquitectura que IBM ya había presentado como base de nodos avanzados y que después ha ido entrando en la industria.
Apilar transistores permite ganar densidad sin depender únicamente de reducir dimensiones en dos ejes. La compañía habla de unión de obleas mediante capas dieléctricas ultrafinas, ingeniería de canales y diseño de transistores NFET y PFET optimizados de forma independiente. Traducido: el chip se parece menos a una ciudad que crece solo ocupando más suelo y más a una ciudad que empieza a construir en vertical.
Esta idea encaja con la dirección de la industria. La mejora ya no llega solo del transistor aislado. Llega del conjunto: transistor, memoria, interconexión, empaquetado, energía y software. En inteligencia artificial, donde mover datos consume tanta energía como calcular, reducir distancias internas y mejorar memoria puede ser tan importante como tener más operaciones por segundo.
Lo que importa para IA y centros de datos
IBM sitúa el anuncio dentro de la carrera por chips más potentes y eficientes para IA, cloud y futuros dispositivos. Tiene sentido. Los modelos de inteligencia artificial demandan más cálculo, más memoria y más eficiencia energética. Si una arquitectura permite duplicar densidad y reducir consumo, su impacto puede ser grande en aceleradores, CPUs especializadas, sistemas embebidos y centros de datos.
Pero todavía hay muchos pasos entre una demostración tecnológica y una fabricación industrial estable. Hay que resolver rendimiento de fabricación, costes, alineación de obleas, disipación térmica, compatibilidad con herramientas existentes, diseño de librerías, validación y adopción por parte de socios. Reuters apuntó que IBM ve una posible producción en unos cinco años y que la compañía ya ha licenciado tecnologías anteriores a Samsung y Rapidus, aunque no ha anunciado socio para este proceso.
| Reto pendiente | Por qué importa |
| Producción a escala | Un test chip no basta para mercado masivo |
| Rendimiento de fabricación | Si hay demasiados defectos, el coste se dispara |
| Calor | Apilar transistores aumenta la complejidad térmica |
| Diseño | Los fabricantes necesitan herramientas y librerías maduras |
| Socio industrial | IBM investiga, pero no fabrica chips de consumo a gran escala |
| Coste | La adopción depende de si el salto compensa económicamente |
La pregunta no es solo si IBM puede demostrar el nodo. La pregunta es quién lo producirá, para qué clientes y con qué coste por chip funcional.
Una discusión necesaria para una industria cada vez más opaca
El debate abierto por Musk llega en buen momento. La fabricación de chips se ha vuelto tan compleja que el nombre del nodo ya no permite comparar de forma justa a IBM, Intel, TSMC, Samsung o Rapidus. Un número más pequeño no siempre significa mejor chip para cualquier carga. Puede haber más densidad, pero peor coste. Más rendimiento, pero más consumo. Mejor transistor, pero peor memoria. Mejor roadmap, pero menor capacidad de fabricación.
Para el público, los 0,7 nm suenan a ciencia ficción. Para los ingenieros, la cifra necesita contexto. Para los fabricantes, es una etiqueta que ordena una generación tecnológica. Para el marketing, es una forma de decir “vamos por delante”. Y para Musk, es una convención que ya no mide lo que promete medir.
IBM ha hecho un anuncio importante, pero también ha dejado claro, quizá sin querer, que la industria necesita explicar mejor sus avances. En la era angstrom, ya no basta con bajar el número. Hay que decir qué se ha reducido, qué se ha apilado, qué densidad real se consigue, qué mejora aporta la memoria, cuánta energía se ahorra y cuándo podrá fabricarse de forma rentable.
El nanómetro fue durante años la palabra mágica del progreso en chips. Ahora empieza a parecer una etiqueta demasiado pequeña para una tecnología que ya se mueve en tres dimensiones.
Preguntas frecuentes
¿El chip de IBM mide realmente 0,7 nanómetros?
No en el sentido tradicional. IBM reconoce que 7 ángstroms identifica una generación de fabricación, no una dimensión física única como ocurría hace muchas generaciones.
¿Qué es nanostack?
Es una arquitectura de transistores en tres dimensiones que apila y escalona estructuras para aumentar la densidad y mejorar rendimiento o eficiencia.
¿Por qué Elon Musk critica el nombre?
Porque considera que el nodo debería describirse por el número de átomos de ancho de la característica más pequeña, una métrica que, en su opinión, sería más precisa.
¿Cuándo veremos chips comerciales de 0,7 nm?
IBM habla de una posible producción en unos cinco años, pero todavía no ha anunciado socio industrial para fabricar esta tecnología a gran escala.
vía: wccftech
