AMD y Broadcom se han convertido en los principales clientes de la futura capacidad de fan-out panel-level packaging (FOPLP) de Powertech Technology (PTI), uno de los grandes proveedores taiwaneses de encapsulado y pruebas de semiconductores. La compañía prevé iniciar la producción masiva a mediados de 2027 y asegura que buena parte de la capacidad prevista ya está comprometida, una señal más de que el cuello de botella de los chips para inteligencia artificial se está desplazando desde el silicio hacia el encapsulado avanzado.
Las claves del FOPLP de Powertech en 30 segundos
- Powertech prevé iniciar la producción masiva de FOPLP a mediados de 2027, con AMD y Broadcom como clientes principales.
- Su capacidad pasará de unas 1.000 placas mensuales en 2026 a 2.000 en 2027 y alrededor de 5.000 en 2028.
- La inversión total prevista puede alcanzar 70.000 millones de dólares taiwaneses, unos 1.900 millones de euros.
- El panel cuadrado permite procesar muchos más chips grandes simultáneamente que una oblea convencional.
- Powertech también prepara encapsulado 3D y componentes para co-packaged optics.
Powertech lleva trabajando en esta tecnología mucho antes de que la inteligencia artificial disparase la demanda de grandes encapsulados. La empresa inició su línea experimental de FOPLP en 2016, consideró viable comercialmente la tecnología en 2018 y posteriormente construyó instalaciones específicas para llevarla a producción.
Ahora esa apuesta empieza a coincidir con una necesidad urgente de la industria.
Las GPU y ASIC utilizados en inteligencia artificial ya no son simplemente grandes chips rodeados de memoria. Las nuevas plataformas reúnen múltiples dies de computación, chiplets, memoria HBM y complejas redes de interconexión dentro de encapsulados cada vez mayores. Fabricarlos eficientemente se ha convertido en uno de los principales desafíos de la cadena de suministro.
FOPLP cambia la oblea circular por grandes paneles cuadrados
La diferencia fundamental está en el formato de fabricación.
Gran parte del encapsulado avanzado actual continúa utilizando obleas circulares de 300 milímetros. FOPLP traslada algunos de esos procesos a paneles rectangulares de gran tamaño, similares conceptualmente a los utilizados durante décadas en otras industrias electrónicas.
Powertech trabaja con paneles situados aproximadamente en los 510 x 510 milímetros. La mayor superficie aprovechable permite colocar más dispositivos por ciclo de fabricación y reduce el espacio desperdiciado en los bordes característico de una oblea circular.
La compañía sostiene que esta arquitectura mejora la productividad por lote y puede ofrecer una alternativa económicamente atractiva para encapsulados muy grandes.
En el proyecto de Singapur asociado a Powertech se ha llegado a hablar de aproximadamente 45 encapsulados de IA de máximo tamaño procesados en un panel, frente a unos ocho o nueve mediante determinados procesos basados en oblea. Son cifras específicas del diseño y no deben extrapolarse a cualquier semiconductor, pero ayudan a entender el atractivo industrial del formato.
Powertech denomina PiFO a su plataforma propietaria y contempla configuraciones Chip-First, Chip-Last y Chip-Middle.
Esta última es especialmente interesante para IA porque permite integrar SoC, ASIC, memoria HBM y chiplets mediante capas de redistribución (RDL) de alta densidad.
El propio presidente de Powertech, D.K. Tsai, ha comparado conceptualmente algunas variantes de PiFO con tecnologías como CoWoS-L de TSMC.
No son productos equivalentes, pero buscan resolver un problema similar: conectar enormes cantidades de silicio dentro de un único sistema sin depender de un interposer de silicio completo para toda la superficie.
AMD será uno de los primeros grandes clientes
AMD lleva meses apareciendo vinculada al proyecto.
Powertech confirmó anteriormente que espera comenzar a suministrar chips para servidores de inteligencia artificial de AMD utilizando FOPLP durante la segunda mitad de 2027. La empresa asegura que la instalación del equipamiento necesario avanza según lo previsto.
La adopción tiene una lectura importante para AMD.
TSMC ha construido una posición muy fuerte en encapsulado avanzado mediante CoWoS, utilizado ampliamente por NVIDIA y otros diseñadores de chips de IA. La demanda ha obligado a aumentar rápidamente la capacidad disponible y ha convertido el encapsulado en una pieza estratégica de la producción de aceleradores.
Disponer de tecnologías alternativas no significa abandonar TSMC ni CoWoS. Permite diversificar determinados productos y, potencialmente, reducir costes o evitar que toda la expansión dependa de una única tecnología de encapsulado.
Informaciones anteriores apuntaban además a que AMD estaba estudiando FOPLP de Powertech para futuras arquitecturas, aunque conviene separar esos proyectos todavía en evaluación de los programas cuya producción para 2027 sí ha reconocido públicamente Powertech.
Broadcom tiene una relación todavía más profunda.
Broadcom y Powertech preparan una fábrica en Singapur
Powertech acordó durante 2026 invertir 400 millones de dólares, alrededor de 340 millones de euros, para adquirir una participación del 30 % en una sociedad conjunta con Broadcom denominada XCIP Technologies.
El proyecto de Singapur contempla una inversión total estimada de unos 5.660 millones de dólares, cerca de 4.800 millones de euros al cambio aproximado actual, y estará dedicado a tecnologías avanzadas de encapsulado para chips de IA.
Entre sus objetivos está desarrollar FOPLP y capas de redistribución de geometría cada vez más fina.
Broadcom se ha convertido en una pieza especialmente importante del mercado de ASIC personalizados para inteligencia artificial. Los grandes proveedores cloud están diseñando cada vez más aceleradores propios para cargas específicas, creando una oportunidad paralela a la de las GPU convencionales.
FOPLP puede resultar especialmente adecuado para este tipo de sistemas porque permite combinar múltiples chiplets, memoria y lógica personalizada en encapsulados de grandes dimensiones.
Powertech asegura ahora que AMD y Broadcom han reservado la mayor parte de su futura capacidad, y su presidente afirma que la empresa no espera problemas para encontrar clientes hasta 2030.
De 1.000 a 5.000 paneles mensuales
El aumento de producción será gradual.
Powertech espera disponer de una capacidad próxima a 1.000 paneles mensuales durante 2026, aunque todavía se encuentra esencialmente en una fase previa a la producción comercial a gran escala.
La previsión es alcanzar alrededor de:
| Periodo | Capacidad FOPLP prevista |
|---|---|
| 2026 | ~1.000 paneles/mes |
| Mediados de 2027 | ~2.000 paneles/mes |
| 2028 | ~5.000 paneles/mes |
Llegar a esa última cifra requerirá una inversión considerable.
Tsai estima que la construcción de instalaciones, ingeniería y equipamiento necesarios para alcanzar los 5.000 paneles mensuales podría elevar el desembolso acumulado hasta 70.000 millones de dólares taiwaneses, aproximadamente 2.200 millones de dólares o unos 1.900 millones de euros.
La línea inicial ya habría requerido más de 20.000 millones de dólares taiwaneses.
Powertech espera recuperar esa primera inversión alrededor de mediados de 2027, coincidiendo con el crecimiento de los envíos comerciales.
Pero fabricar paneles grandes tampoco elimina los problemas del encapsulado avanzado.
El gran reto sigue siendo el rendimiento de fabricación
Pasar de una oblea circular relativamente pequeña a un panel superior a medio metro introduce dificultades importantes.
Una de ellas es el warpage, la deformación del panel provocada por diferencias térmicas y mecánicas entre materiales. Si una superficie de ese tamaño deja de ser suficientemente plana, los procesos litográficos y las conexiones de alta densidad pierden precisión.
Powertech asegura haber controlado gran parte de ese problema y sitúa ahora las principales dificultades en la integración del proceso y el rendimiento de fabricación.
Este último punto es especialmente importante.
Un encapsulado moderno puede incorporar millones de microconexiones. Un defecto aparentemente pequeño puede inutilizar un dispositivo extremadamente caro que ya contiene varios chiplets avanzados y memoria HBM.
Powertech afirma haber alcanzado rendimientos superiores al 90 % y pretende elevarlos progresivamente hacia el rango del 95 % al 99 %. Será uno de los indicadores que habrá que seguir cuando el proceso entre realmente en producción masiva.
FOPLP no pretende sustituir inmediatamente a CoWoS
El crecimiento del panel-level packaging tampoco significa que TSMC CoWoS vaya a quedar desplazado.
CoWoS dispone de años de producción a gran escala, una enorme base de clientes y un ecosistema construido alrededor de algunos de los chips de IA más avanzados del mercado.
Intel, por su parte, utiliza tecnologías como EMIB, donde pequeños puentes de silicio conectan diferentes componentes dentro del encapsulado.
FOPLP intenta ocupar otra posición: conseguir interconexiones de alta densidad aprovechando paneles considerablemente mayores para mejorar productividad y reducir costes en determinadas aplicaciones.
Es probable que durante los próximos años convivan varias arquitecturas.
| Tecnología | Característica principal |
|---|---|
| TSMC CoWoS | Amplia implantación en GPU y aceleradores de IA |
| Intel EMIB | Puentes de silicio localizados entre chiplets |
| Powertech FOPLP/PiFO | Procesamiento sobre grandes paneles cuadrados |
| Encapsulado 3D | Apilamiento vertical de distintos dies |
La elección dependerá del tamaño del encapsulado, número de chiplets, memoria HBM, densidad de conexiones, coste y volumen previsto.
Powertech también prepara la siguiente batalla: óptica y 3D
La apuesta de Powertech no termina en FOPLP.
La compañía divide actualmente su estrategia de encapsulado avanzado en tres grandes bloques: FOPLP, TSV/3D IC y motores ópticos.
Su tecnología TSV (Through-Silicon Via) y de apilamiento 3D comienza a utilizarse para DRAM y otros circuitos tridimensionales, con producción masiva prevista desde el tercer trimestre de 2026.
En óptica, Powertech prevé entregar pequeñas cantidades de componentes de motores ópticos para cualificación durante 2026 y avanzar hacia soluciones de co-packaged optics (CPO) basadas en fotónica de silicio durante 2027.
Ese calendario coincide con otra transformación de los centros de datos de IA. A medida que aumenta el número de aceleradores conectados, transportar información mediante enlaces eléctricos consume cantidades crecientes de energía. NVIDIA, Broadcom y otros fabricantes ya preparan arquitecturas donde los enlaces ópticos se acercan cada vez más al propio silicio de red.
FOPLP, encapsulado tridimensional y óptica integrada terminan así formando parte del mismo problema.
La competición por la inteligencia artificial ya no se decide únicamente por quién dispone del transistor más pequeño o de la GPU con más FLOPS. Fabricar, conectar y alimentar cientos de miles de chiplets se está convirtiendo en una industria tan estratégica como diseñarlos.
Que AMD y Broadcom estén reservando capacidad de Powertech antes incluso de que la producción FOPLP alcance su volumen comercial previsto para 2027 muestra hasta qué punto el encapsulado avanzado se ha convertido en otro recurso que los fabricantes prefieren asegurar con años de antelación.
Preguntas frecuentes
¿Qué es FOPLP?
FOPLP significa Fan-Out Panel-Level Packaging. Utiliza grandes paneles rectangulares en lugar de limitar determinados procesos de encapsulado a obleas circulares, buscando aumentar el número de dispositivos procesados simultáneamente y reducir costes.
¿Cuándo empezará Powertech a fabricar chips FOPLP para AMD?
Powertech prevé iniciar la producción masiva a mediados de 2027 y ha indicado que los primeros envíos relacionados con AMD deberían producirse durante la segunda mitad de ese año.
¿Cuánta capacidad tendrá Powertech?
La compañía prevé pasar de aproximadamente 1.000 paneles mensuales en 2026 a unos 2.000 a mediados de 2027 y alcanzar alrededor de 5.000 paneles mensuales en 2028.
¿FOPLP sustituirá a TSMC CoWoS?
No necesariamente. FOPLP ofrece otra forma de fabricar grandes encapsulados y puede resultar competitiva para determinados diseños, pero CoWoS continúa siendo una tecnología ampliamente utilizada y en expansión. Es probable que ambas arquitecturas y otras soluciones de encapsulado avanzado convivan.
vía: Digitimes
