La memoria NAND vuelve a situarse en el centro del debate tecnológico, empujada por dos fuerzas que no aflojan: la explosión de datos asociada a la Inteligencia Artificial y la presión del mercado por más capacidad por euro sin romper los límites de fiabilidad. En ese contexto, SK hynix ha aprovechado sus presentaciones recientes en foros técnicos para dibujar una hoja de ruta con tres frentes muy distintos —y, a la vez, conectados—: NAND de 5 bits por celda (PLC) mediante un diseño llamado Multi-Site Cell (MSC), investigación en FeNAND 3D orientada a computación en memoria, y una mejora de proceso más “industrial” denominada CTI, ya mostrada en un nodo de 176 capas.
El denominador común es claro: a medida que una misma celda almacena más bits, se estrecha el margen de maniobra. El reto ya no es solo “meter más datos”, sino mantenerlos estables, leerlos rápido y fabricarlos de forma rentable.
De TLC y QLC a PLC: por qué 5 bits por celda es una frontera incómoda
Durante años, el salto de TLC (3 bits) a QLC (4 bits) se ha traducido en SSD más densos y asequibles, especialmente en entornos donde prima el coste por terabyte. El siguiente escalón —PLC (5 bits por celda)— suena tentador sobre el papel, pero trae un problema físico y estadístico: cuantos más bits se almacenan en una celda, más niveles de voltaje hay que distinguir con precisión para saber qué valor contiene.
Para visualizarlo, basta con recordar una regla básica del NAND: el número de estados crece como una potencia de 2.
| Tipo de celda | Bits por celda | Estados de voltaje a distinguir |
|---|---|---|
| SLC | 1 | 2 |
| MLC | 2 | 4 |
| TLC | 3 | 8 |
| QLC | 4 | 16 |
| PLC | 5 | 32 |
| HLC (concepto) | 6 | 64 |
Ese salto a 32 estados (en PLC) explica por qué el sector ha ido con pies de plomo. Hubo prototipos y demostraciones tempranas, pero industrializarlo a gran escala exige controlar variaciones eléctricas, desgaste y retención con una precisión extrema.
Multi-Site Cell: el atajo de SK hynix para que PLC sea “fabricable”
Aquí es donde SK hynix está intentando cambiar las reglas con su enfoque Multi-Site Cell (MSC). La idea, descrita en sus presentaciones y recogida por medios especializados, consiste en “dividir” el comportamiento de la celda para reducir drásticamente el número de umbrales de voltaje que hay que manejar de forma directa.
Según la información divulgada, su planteamiento permitiría que, para un objetivo de 5 bits por celda, en lugar de requerir 32 estados, el diseño trabaje con 6 estados básicos que, mediante el esquema MSC, acaban proporcionando 36 combinaciones (con margen sobrante) para mapear los estados necesarios. En otras palabras: menos complejidad analógica por unidad, sin renunciar a la densidad lógica final.
La ambición no termina ahí. En el mismo marco conceptual, SK hynix apunta a que MSC podría habilitar, en el futuro, un NAND de 6 bits por celda (HLC) con un número de estados sustancialmente menor que el “64” teórico del diseño tradicional. La compañía ya había presentado MSC en 2022 como una vía para estirar el NAND más allá de los límites habituales, pero el foco actual parece claro: hacer PLC viable antes de hablar de objetivos todavía más extremos.
Ahora bien, incluso con un enfoque prometedor, la industria sabe que el cuello de botella real está en la palabra “rentable”. Distintas informaciones señalan que SK hynix ya habría fabricado chips funcionales, pero que el trabajo pendiente es demostrar coste-eficiencia, rendimientos productivos y estabilidad suficiente como para convertirlo en un producto de volumen.
FeNAND 3D: cuando la memoria quiere convertirse en motor de cómputo
El segundo frente es menos inmediato para el consumidor, pero potencialmente disruptivo para centros de datos: FeNAND (NAND ferroeléctrico), en este caso en un enfoque 3D orientado a Compute-In-Memory (CIM) o computación en memoria. El objetivo de CIM es reducir el “coste” energético y temporal de mover datos entre memoria y procesador: si parte de las operaciones se ejecutan dentro o muy cerca de la memoria, se recortan cuellos de botella y consumo.
En el marco de IEDM, SK hynix ha descrito resultados vinculados a operaciones analógicas tipo MAC (multiply-accumulate) y mejoras cuantitativas relevantes frente a matrices 2D, incluyendo un incremento de densidad de CIM de 4.000 veces, precisión reportada del 87,8 % y una eficiencia computacional 1.000 veces superior medida como TOPS/mm² frente a implementaciones 2D, según el resumen asociado a sus materiales técnicos. En términos prácticos: si estas líneas de investigación maduran, podrían abrir la puerta a memoria flash que no solo almacena, sino que ayuda a calcular con mejor eficiencia energética en cargas específicas.
Conviene subrayar que esto está en una fase claramente de investigación y validación de conceptos, no de anuncio de producto. Pero el mensaje de fondo encaja con una tendencia general: el futuro de la infraestructura de IA no se decide solo en GPUs, sino también en memorias y interconexiones.
CTI: una mejora “menos sexy”, pero más cercana a la realidad industrial
El tercer pilar del paquete es probablemente el más inmediato: la Charge-Trap-Nitride Isolation (CTI). A diferencia de PLC o FeNAND, CTI no pretende reinventar la celda desde cero, sino mejorar un punto crítico del NAND 3D: la distribución del voltaje umbral (Vth) y la retención de carga, dos factores que se vuelven más delicados cuanto más se escala en vertical y cuanto más se aprietan los márgenes.
En la documentación técnica asociada a IEDM 2025, SK hynix describe la implementación de CTI en un dispositivo NAND 3D de 176 capas con métricas concretas: reducción del 11 % en el tiempo de lectura (tR), una distribución Vth un 6,9 % más estrecha, y una mejora del 45 % en retención a alta temperatura tras ciclos, frente a celdas convencionales. Además, se sugiere que, desde el punto de vista de variabilidad y retención, la tecnología podría permitir reducir límites de “pitch” de capa en el orden de 4 nm (por Vth) y más de 10 nm (por retención).
Traducido: CTI no promete un “salto de marketing” inmediato como PLC, pero sí una vía más directa para estabilizar el NAND que ya se fabrica y, con ello, mantener el ritmo de escalado sin pagar un peaje excesivo en fiabilidad.
Qué significa todo esto para el mercado en 2026
La lectura conjunta de estas tres líneas es que SK hynix intenta cubrir todo el espectro:
- Densidad extrema (PLC con MSC) para empujar el coste/GB.
- Arquitecturas nuevas (FeNAND 3D) para responder al hambre energética de la IA.
- Optimización industrial (CTI) para sostener el escalado real de nodos existentes.
La pregunta clave, como siempre, es el calendario. PLC lleva años apareciendo en titulares de laboratorio, y el mercado ha aprendido a desconfiar de los plazos. Sin embargo, el hecho de que CTI se presente sobre una base de 176 capas con métricas de mejora concretas sugiere que, al menos en esa pieza, se está hablando de una tecnología con recorrido más corto hacia la producción.
Preguntas frecuentes
¿Cuándo llegará el NAND PLC (5 bits por celda) a SSD comerciales y para qué casos de uso será útil?
La industria lo ha mostrado en prototipos y líneas de investigación, pero la clave es si se puede fabricar con rendimiento y fiabilidad suficientes. De llegar, es más probable verlo primero en SSD orientados a capacidad (almacenamiento masivo, lectura intensiva) antes que en unidades de alto rendimiento para escritura sostenida.
¿Qué ventaja real aporta el diseño Multi-Site Cell frente al PLC “tradicional”?
El enfoque MSC busca reducir la complejidad eléctrica de distinguir decenas de niveles de voltaje, un problema central del PLC. Si el diseño permite trabajar con menos estados “básicos” y aun así mapear los valores necesarios, puede mejorar la viabilidad industrial.
¿Qué es la computación en memoria (CIM) y por qué FeNAND 3D interesa a la Inteligencia Artificial?
CIM intenta minimizar el movimiento de datos, una de las principales fuentes de latencia y consumo. En cargas de IA, donde se mueven enormes volúmenes de parámetros y activaciones, ese ahorro potencial es especialmente atractivo.
¿CTI se notará en la práctica en SSD y centros de datos?
Si las mejoras de Vth, retención y tiempos de lectura se consolidan en producción, CTI puede traducirse en NAND más estable y eficiente, con margen para seguir escalando capas y densidad sin degradar tanto la fiabilidad.
vía: computerbase.de y research.skhynix
