Samsung Electronics ha dado un paso relevante en su hoja de ruta de memoria de alto ancho de banda: la compañía ha entrado en la fase de diseño backend del base die de su HBM4E personalizada (7.ª generación), un hito que, en términos de desarrollo de silicio, suele interpretarse como haber superado la “mitad del camino” hacia el tape-out.
El foco está en una pieza que cada vez pesa más en la competencia por suministrar memoria para IA: el base die, el “sustrato lógico” situado en la base del apilado HBM. En un mercado donde los clientes ya no piden únicamente capacidad y ancho de banda, sino funciones lógicas específicas integradas en la memoria, el base die se ha convertido en un terreno decisivo para diferenciar producto, estabilidad y encaje con plataformas de GPU/acceleradores.
Por qué el base die es ahora el campo de batalla
HBM no es solo “DRAM apilada”. El base die actúa como zona de control del apilado: coordina lecturas/escrituras hacia cada die de DRAM, implementa mecanismos de corrección de errores (ECC) y contribuye de forma directa a la estabilidad y el comportamiento térmico del conjunto, especialmente cuando las cargas de IA presionan al máximo el subsistema de memoria.
El cambio de guion viene de la mano de los grandes compradores: según el texto facilitado, los clientes están demandando HBMs personalizadas que incorporen funciones lógicas adicionales en el base die. En otras palabras, la memoria deja de ser un componente “genérico” y pasa a ser un elemento co-diseñado con requisitos por cliente (y, potencialmente, por plataforma).
Qué implica “entrar en backend”: más cerca del tape-out, más exigencia de ejecución
La fase backend es la etapa de diseño físico, donde el chip deja de ser una descripción lógica (RTL u otras representaciones de front-end) y pasa a convertirse en una implementación real: colocación (placement), ruteo (routing), cierre de temporización, integridad de señal, consumo, verificación física y adaptación al flow del foundry.
Una vez completado el backend, el diseño se entrega para tape-out (envío a la fundición). Esta transición importa porque, a partir de aquí, el margen para cambios “baratos” disminuye y cualquier ajuste grande puede tener impacto en calendario y costes.
Un nuevo “roadmap” interno y presión sobre la cadena de suministro
Según una fuente del sector citada en el material, Samsung habría definido recientemente una nueva hoja de ruta de HBM, y habría pedido a sus socios que preparen planes de suministro alineados con esa hoja antes de marzo. El objetivo aparente: adelantar calendarios frente a planes anteriores y reforzar su estrategia de HBM personalizada.
La hoja de ruta mencionada incluye:
- HBM4 (6.ª generación), con producción en volumen planificada para este año.
- HBM4E (7.ª generación).
- HBM5 (8.ª generación).
En la industria se manejan expectativas de HBM4E en 2027 y HBM5 en 2029, siempre según la información aportada.
Tabla 1 — Hoja de ruta citada y horizontes de mercado (según el texto aportado)
| Generación | Denominación | Enfoque esperado | Ventana temporal que se menciona |
|---|---|---|---|
| 6.ª | HBM4 | Más “generalista” | Producción en volumen planificada “este año” |
| 7.ª | HBM4E | Giro hacia custom HBM | 2027 |
| 8.ª | HBM5 | Custom HBM más avanzado | 2029 |
Dos equipos: estándar vs. personalizado, y un refuerzo de personal
Un detalle que apunta a un cambio organizativo de calado: de acuerdo con un comentario atribuido a un responsable de Shinhan Securities en un seminario, Samsung operaría dos equipos (HBM estándar y HBM personalizada) a partir de HBM4, y habría asignado personal de diseño para iniciativas de HBM personalizada orientadas a Google, Meta y NVIDIA, con un incremento aproximado de 250 personas en el equipo.
Si esa estructura se consolida, refleja una lectura clara del mercado: la diferenciación futura no estará solo en densidad o en velocidad nominal, sino en cómo se integra la lógica del base die con el resto de la plataforma de cómputo.
El punto crítico: co-diseño con la fundición y la lógica del base die
El texto subraya una idea clave: si hasta HBM4 predominan productos con naturaleza “más general”, a partir de HBM4E/HBM5 la industria se encamina a memorias personalizadas, donde será determinante cómo se diseña la lógica del base die en colaboración con la fundición.
Esa colaboración se vuelve crítica por tres razones:
- Compatibilidad y reglas físicas del nodo y del packaging.
- Integridad y latencias en interfaces I/O (la “columna vertebral” del rendimiento efectivo).
- Verificación y fiabilidad: ECC, gestión parcial de errores, y posibles funciones relacionadas con cómputo/gestión térmica.
En el material aportado se indica que Samsung está trabajando en implementación física y en la optimización del entorno EDA para el base die personalizado de HBM4E. También se menciona la participación de Lim Dae-hyun (experto en interfaces de memoria, con experiencia previa en IBM y GlobalFoundries, incorporado a Samsung en 2023) en el diseño de I/O.
Calendario técnico: el backend concentra la mayor parte del esfuerzo
El desarrollo de un diseño HBM se sitúa, típicamente, en torno a 10 meses, según el texto. Dentro de ese ciclo, el backend representaría aproximadamente el 60–70% del trabajo, con un reparto orientativo 4:6 entre front-end y back-end. Además, se recalca que durante el backend se producen revisiones y verificaciones cruzadas con el front-end.
Bajo esa lógica, el diseño del base die HBM4E personalizado podría completarse hacia mayo o junio (según lo aportado), aunque el paso a producción y los hitos de calificación dependen de factores adicionales.
Tabla 2 — Reparto de esfuerzo en el diseño (según ratios citados)
| Etapa | Qué abarca | Peso estimado en el ciclo |
|---|---|---|
| Front-end | Diseño lógico (RTL), arquitectura, verificación funcional | ~40% |
| Back-end | Diseño físico, place&route, cierre, verificación física y entrega a tape-out | ~60% (hasta 70%) |
Competencia: SK hynix y Micron en fases similares
Otro elemento relevante: el texto sugiere que Samsung, SK hynix y Micron estarían avanzando en fases comparables de desarrollo de HBM4E personalizado, y que no habría una empresa claramente por delante o por detrás en este punto del proceso. En un mercado dominado por ciclos de suministro y validación con clientes muy exigentes, la “foto de fase” puede importar tanto como el rendimiento bruto.
JEDEC y HBM5: estándares en paralelo al producto
Por último, se indica que la división de memoria (DS) de Samsung participa en la estandarización de HBM5 en JEDEC, mientras avanza en planificación de producto. Esta simultaneidad —estándar y desarrollo— es habitual en memorias, pero adquiere un matiz especial cuando el mercado empuja hacia requisitos por cliente.
De hecho, el material sugiere que, desde HBM4, los clientes estarían solicitando incorporar funciones como capacidades relacionadas con cómputo, control térmico o controles parciales de error en el base die, y que los competidores también estarían separando preparativos para líneas generalistas y personalizadas.
Preguntas frecuentes
¿Qué es el base die en HBM y por qué afecta tanto al rendimiento en IA?
El base die es el die de control en la base del apilado HBM. Gestiona el acceso a los dies de DRAM, funciones de corrección de errores y parte de la lógica de interfaz. En cargas de IA, su diseño puede condicionar la estabilidad, la eficiencia térmica y el rendimiento efectivo del subsistema de memoria.
¿Qué significa que Samsung haya entrado en fase backend para HBM4E personalizado?
Implica que el diseño ha pasado a la fase de implementación física (colocación y ruteo, cierre y verificación física) previa al tape-out. Es una etapa de alta carga de trabajo y donde se “solidifica” el diseño que irá a la fundición.
¿Cuándo se espera HBM4E y HBM5 en el mercado según las previsiones citadas?
El texto aportado menciona expectativas de 2027 para HBM4E y 2029 para HBM5, aunque estas fechas suelen depender de la calificación con clientes, el estado de los estándares y la disponibilidad industrial.
¿Por qué se habla de “HBM personalizada” a partir de HBM4E/HBM5?
Porque los grandes compradores (hiperescalares y diseñadores de aceleradores) están pidiendo integrar funciones lógicas específicas en el base die (por ejemplo, control térmico, mejoras de ECC o capacidades adicionales ligadas a la plataforma). Eso obliga a co-diseñar con la fundición y a adaptar el producto por cliente.
vía: Jukan en X
