La comunidad RISC-V llega a su gran cita anual con un titular rotundo: los chips basados en el estándar abierto han superado el 25 % de penetración de mercado, un hito que adelanta varios años las previsiones de los analistas. Según un avance que RISC-V International ha compartido en LinkedIn y que será detallado por SHD Group en el RISC-V Summit North America (21–23 de octubre), la nueva estimación eleva el horizonte a más de 20.000 millones de unidades en 2031 y sitúa los ingresos por IP de RISC-V en > 2.000 millones de dólares antes de 2031 si se mantiene el ritmo actual.

El salto no es solo cuantitativo. La organización atribuye parte del impulso a casos de uso de Edge AI, esto es, inteligencia artificial en el borde —desde gateways y sensores inteligentes hasta nodos locales que filtran, infieren y actúan sin enviar todo el tráfico a la nube—. Ese vector, combinado con la velocidad de iteración que permite un ISA abierto y sin royalties, está acelerando la adopción en IoT, automoción, industrial, wireless, centros de datos especializados e incluso espacio, según la fundación.

Por qué importa: el “open ISA” como palanca de coste y soberanía

El rasgo definitorio de RISC-V es su condición de estándar abierto: cualquier empresa o grupo puede usar, implementar y extender el conjunto de instrucciones sin pagar licencias por el ISA ni firmar contratos con el organismo de gobierno. En términos prácticos:

• Coste y libertad: diseñadores y foundries ahorran royalties y ganan margen de personalización en los microarquitecturas.
• Velocidad comunitaria: cientos de ingenieros y empresas contribuyen a nuevas extensiones (vectoriales, criptográficas, cache management, seguridad), con roadmaps públicos y revisión por pares.
• Soberanía tecnológica: gobiernos y grandes fabricantes perciben RISC-V como base “neutral” sobre la que construir pilas soberanas de cómputo sin dependencia contractual de un único proveedor.

En el extremo opuesto, Arm —el rival histórico en el mundo RISC— monetiza a través de licencias del ISA y cores prediseñados, ofreciendo soporte técnico estrecho y un ecosistema altamente pulido de IP, herramientas y software, a cambio de regalías por volumen. El momento RISC-V no elimina la posición de Arm, pero ensancha el espacio competitivo: más design wins discretos, más silicio “a medida” y nuevas categorías que antes no justificaban el coste de licencia.

Los números: del 25 % hoy a 20B+ de unidades y > 2B $ de IP

• 25 % de penetración: la propia RISC-V International adelantó que un cuarto del silicio incorpora núcleos RISC-V (en muchos casos como coprocesadores o controladores embebidos dentro de SoCs mayores).
• 20.000+ millones de chips a 2031: la nueva proyección de SHD Group mejora la de Omdia de 2024 (que situaba el 25 % de cuota para 2030 con 17.000 millones de shipments), y eleva el listón a 21B+ de cara a 2031.
• > 2.000 M $ en IP: ingresos agregados por licencias de cores comerciales, servicios, herramientas y bloques complementarios alrededor del ISA abierto (aunque el ISA sea libre, el negocio está en IP optimizada, verification, physical IP, toolchains y soporte).

La foto completa se desgranará en la keynote del Summit en Santa Clara, con presencia de Google, AWS y NASA, y con un telón de fondo agitado: Meta (Facebook) ha intensificado su interés en RISC-V —incluida la absorción del startup de GPU Rivos— para avanzar en aceleradores de IA basados en RISC-V.

Dónde está creciendo: del microcontrolador a la IA en el borde

1. IoT y embebidos
   El “caladero natural”. Contadores, sensores, wearables, controladores de PMIC, always-on… miles de millones de microcontroladores donde coste y eficiencia pesan más que la potencia punta. RISC-V ya es estándar de facto en muchos diseños de periferia de SoCs.
2. Edge AI
   Nodos que preprocesan audio/vídeo, ejecutan modelos compactos (detección de personas/objetos, anomaly detection), federan aprendizaje o orquestan dispositivos locales. Aquí se combinan extensiones vectoriales y bloques NPU con control RISC-V.
3. Automoción
   Dominios de control, safety islands y MCUs para zonas críticas (ASIL). A medio plazo, roadmaps apuntan a SoCs de dominio con heterogeneidad: CPU RISC-V + aceleradores.
4. Infraestructura y data center especializado
   Control de NICs inteligentes (DPUs/IPUs), storage offload, SmartNICs, gestión de power y BMCs… Pasillos “invisibles” del data center que suman volumen real.
5. Aeroespacial y defensa
   Interés creciente por ISA abierto + certificabilidad + cadena verificada en misiones y sistemas de larga vida útil.

Qué está habilitando el salto (más allá del ISA)

• Cores comerciales de altas prestaciones: proveedores de IP ofrecen CPU RISC-V escalables con pipeline ancho, out-of-order y soporte SMP/NUMA, acercando RISC-V a Linux de propósito general y aplicaciones ricas.
• Extensiones vectoriales y custom ISA: el estándar permite extender sin romper compatibilidades centrales. Eso facilita diferenciación (p. ej., crypto, visión, bit-manip) sin renunciar a la base común.
• Herramientas y toolchains: GCC/LLVM maduros, debuggers y simuladores; y un ecosistema de verificación y DV profesional (UVM, formal, coverage) que reduce el riesgo de tape-out.
• Sistemas operativos y capas middleware: Linux, Zephyr, FreeRTOS y pilas específicas ya estables en RISC-V; contenedores ligeros y soporte de runtimes modernos.

Las deudas pendientes: software, certificaciones y fragmentación

No todo es inercia favorable. Para mantener la curva, la comunidad debe resolver o mitigar:

• Madurez de software stacks en alto rendimiento: scheduler y libraries optimizadas, tuning para HPC/IA, soporte hypervisor de clase enterprise, y ecosistemas ISV más amplios.
• Certificación safety en automoción/industria: cadenas ASIL/IEC completas, tool qualification y documentación lista para auditoría.
• Riesgo de fragmentación por extensiones propietarias: el valor de RISC-V está en el commons; demasiadas variantes no compatibles erosionan el atractivo.
• Talento de verificación: diseñar un core es “solo el principio”; la verificación a escala enterprise —tiempos, costes, metodología— sigue siendo el muro para muchos newcomers.

La buena noticia es que el Summit y los grupos de trabajo —técnicos, de industria y de seguridad— atacan precisamente estas capas, con especificaciones convergentes y tests de conformidad cada vez más exigentes.

¿Amenaza existencial para Arm o cohabitación?

En los próximos cinco años, el guion razonable es de cohabitación competitiva:

• Arm mantendrá dominio en móvil y cliente de altas prestaciones, y reforzará su papel en autonomía automotriz y servidor generalista, apoyado en un ecosistema de software profundo y IP verificadas end-to-end.
• RISC-V seguirán expandiéndose desde el embebido hacia Edge AI y dominios especializados, con desembarcos puntuales en cliente y centro de datos donde la customización ISA aporte ventaja material (potencia por watt, latencia, TCO).

Si la predicción de > 20B de unidades y > 2B de ingresos IP se confirma, el reparto tenderá a líneas por aplicación, no a un ganador absoluto. Para usuarios y system integrators, más opciones suele equivaler a mejor ROI y mayor soberanía de diseño.

Qué esperar del RISC-V Summit North America

Además del anuncio formal de cuota, la agenda en Santa Clara promete:

• Casos de IA en el borde: keynotes y demos sobre inferencias locales, sensor fusion y aprendizaje federado con RISC-V + NPU/DSP.
• Tooling y seguridad: compiladores, debug, secure boot, TEE y nuevas extensiones criptográficas.
• Ecosistema cloud: aportes de Google y AWS en toolchains, CI/CD y ecosystem enablement.
• Aeroespacial/defensa: experiencias de NASA y contractors en fiabilidad, radiación y certificación.

La sensación de fondo —compartida por la industria— es que RISC-V ha pasado del “promesa” al “despliegue” en múltiples verticales; y que 2025–2027 será el periodo clave para ver SoCs de mayor complejidad y productos de volumen con el ISA abierto en funciones centrales, no solo periféricas.

---

Preguntas frecuentes

¿Cómo puede RISC-V “facturar” 2.000 M $ si el ISA es gratuito?
El ISA es abierto y sin royalties, pero los ingresos provienen de IP comerciales (cores, subsistemas), servicios, verificación, tooling, physical IP y soporte. Es el mismo patrón que el software abierto: el valor se genera en productos y servicios alrededor del estándar.

¿Dónde veremos primero RISC-V “potente”?
En Edge AI y dominios especializados (DPUs, storage offload, automoción de dominio). Los PC/servidor generalista llegarán paso a paso conforme maduren cores OoO y ecosistema software.

¿RISC-V sustituirá a Arm?
Más bien coexistirá. Arm conserva ventajas en ecosistema, ISV y IP probada. RISC-V gana terreno donde coste, customización y soberanía pesan más, y donde las extensiones aportan ventaja clara.

¿Qué riesgos afronta RISC-V?
Fragmentación por extensiones incompatibles, déficit de middleware/ISV en performance, y el reto de industrializar la verificación a gran escala. De su gestión dependerá que el crecimiento del 25 % sea sostenible.

vía: LinkedIN y LinuxFoundation