La carrera por el hardware de inteligencia artificial no se libra solo en GPUs, nodos de fabricación o memoria HBM. También se juega en una capa menos visible, pero decisiva: la ISA, el conjunto de instrucciones que define cómo el software habla con el procesador. Ahí aparece LinxISA, un proyecto publicado en GitHub que se presenta como una arquitectura de instrucciones abierta, estructurada por bloques y orientada a computación de alto rendimiento.

La lectura rápida invita a compararla con RISC-V, pero conviene ir con cuidado. LinxISA no es todavía un estándar industrial maduro ni hay constancia pública, en la documentación oficial revisada, de un anuncio directo de Huawei que confirme todos los detalles que circulan en medios. Lo que sí existe es un repositorio público, documentación técnica, una web de referencia y un superproyecto que agrupa piezas clave del ecosistema: LLVM, QEMU, kernel Linux, RTL LinxCore, glibc, musl, herramientas de validación y cargas de trabajo.

Una ISA estructurada por bloques

La idea central de LinxISA es distinta a la de una ISA escalar tradicional. El repositorio describe el proyecto como una “block-structured instruction set architecture” diseñada para computación de alto rendimiento. En lugar de organizar la ejecución únicamente como una secuencia clásica de instrucciones escalares, LinxISA agrupa instrucciones en bloques que se ejecutan como unidades atómicas.

Ese planteamiento permite definir límites explícitos de bloque, aplicar reglas obligatorias de integridad del flujo de control y separar el estado en dos capas: un estado global y un estado local dentro del bloque. La arquitectura también incluye extensiones vectoriales y tile para paralelismo de tipo SIMD, además de bloques plantilla para prólogos, epílogos de funciones y operaciones de aceleradores.

Dicho de forma sencilla, LinxISA intenta acercarse a una forma de ejecución más natural para cargas paralelas y aceleradas. No parece pensada únicamente para una CPU generalista clásica, sino para un tipo de computación donde CPU, GPU y aceleradores de IA comparten más conceptos de ejecución. Ese es el punto más ambicioso del proyecto: no añadir una extensión puntual para IA, sino diseñar una base que ya nazca con cargas de renderizado, cómputo y paralelismo en mente.

La documentación pública del proyecto va más allá de una página de presentación. La web de LinxISA habla de la versión v0.56.2, 740 formas de instrucción, 66 grupos de instrucciones y formatos de 16 bits comprimidos, 32 bits base, 48 bits HL y 64 bits vectoriales. También incluye referencias para ensamblador, contrato ABI de llamadas y retornos, modelo de trabajo, documentación de LinxCore RTL y guías de bring-up.

Más que una especificación en PDF

Uno de los aspectos más relevantes de LinxISA es que no se limita a publicar una especificación aislada. El repositorio actúa como un superproyecto que fija submódulos de compilador, emulador, kernel, RTL y bibliotecas estándar. En la práctica, eso significa que el proyecto intenta construir desde el principio algo parecido a un ecosistema mínimo para experimentar con la arquitectura.

Entre los componentes publicados aparecen un backend basado en LLVM para Linx, un emulador basado en QEMU, un port del kernel Linux, una implementación RTL llamada LinxCore, un modelo de referencia ISA, glibc, musl y kernels de aceleración PTO. También hay una Architecture Validation Suite con pruebas para QEMU, compilador y runtime freestanding, además de comandos para validar contratos de arquitectura, cierres de perfil y pruebas de regresión.

Ese enfoque es importante porque una ISA sin herramientas no llega lejos. RISC-V no creció solo por tener una especificación abierta, sino porque fue desarrollando compiladores, simuladores, placas, sistemas operativos, comunidades, perfiles, extensiones y empresas alrededor. LinxISA parece entender esa lección: para que una arquitectura tenga alguna posibilidad, necesita que el software pueda compilar, ejecutarse, probarse y depurarse desde fases tempranas.

El proyecto se publica bajo licencia BSD 3-Clause. El archivo de licencia del repositorio atribuye el copyright a Kevin Zhou en 2026, un dato relevante porque obliga a matizar las lecturas que presentan LinxISA directamente como una iniciativa oficial de Huawei. Puede haber vínculos, marcas o contexto industrial que no estén completamente reflejados en la documentación pública, pero un artículo riguroso no debería convertir en hecho lo que el repositorio no acredita de forma explícita.

China, RISC-V y la presión geopoítica

El interés por LinxISA se entiende mejor dentro de la tensión tecnológica entre China y Estados Unidos. China lleva años intentando reducir su dependencia de arquitecturas, herramientas y proveedores sometidos a restricciones occidentales. RISC-V ha sido una pieza importante en esa estrategia porque es una ISA abierta, gestionada por RISC-V International desde Suiza y adoptada por un número creciente de empresas y proyectos.

Reuters informó en 2025 de que China preparaba directrices para impulsar el uso de chips RISC-V en todo el país, con el objetivo de reducir dependencia de tecnologías occidentales. En 2026, medios estatales chinos y organismos vinculados al sector destacaron avances en un ecosistema RISC-V nacional, con proyectos como XiangShan y Ruyi. Esto no significa que China vaya a abandonar RISC-V de la noche a la mañana. Al contrario: RISC-V sigue siendo una base abierta muy atractiva para universidades, fabricantes, diseño embebido, edge computing y parte del hardware de IA.

Entonces, ¿por qué tendría sentido explorar otra ISA? Porque RISC-V, aunque abierto, también se ha convertido en un terreno de disputa geopoítica. En Estados Unidos ha habido voces que piden estudiar cómo limitar la transferencia de capacidades avanzadas a China a través de arquitecturas abiertas, aunque restringir un estándar público es mucho más complejo que controlar un chip o una máquina de litografía. El resultado es un debate incómodo: la apertura técnica choca con la lógica de seguridad nacional.

LinxISA puede interpretarse como una vía paralela. Si el proyecto madura, ofrecería a China y a otros actores una arquitectura abierta no dependiente de x86, Arm ni necesariamente del calendario de RISC-V. Pero eso no la convierte automáticamente en sustituta de RISC-V. La madurez de una ISA se mide por años de herramientas, estabilidad, chips reales, software portado, ecosistema empresarial y adopción por desarrolladores. En ese punto, LinxISA está muy lejos de RISC-V.

Una promesa técnica con muchas incógnitas

El enfoque de LinxISA es sugerente porque apunta a uno de los grandes problemas del hardware actual: la fragmentación entre CPU, GPU y aceleradores especializados. Las aplicaciones modernas de IA, gráficos y computación científica no se ejecutan en un único tipo de núcleo. Usan CPUs para control, GPUs para paralelismo masivo, NPUs o TPUs para matrices, DPUs para red y otros aceleradores para tareas concretas.

La promesa de una ISA más homogénea es reducir parte de esa distancia conceptual. Si distintos tipos de unidades comparten modelos de ejecución, bloques, extensiones vectoriales y contratos más coherentes, el compilador y el software podrían trabajar con menos fricción. Esa es una ambición enorme. También es muy difícil.

La historia del hardware está llena de arquitecturas técnicamente interesantes que no lograron suficiente adopción. Para que LinxISA importe de verdad, necesitará algo más que una especificación abierta: documentación estable, gobernanza clara, implementaciones verificables, toolchains mantenidas, rendimiento competitivo, seguridad, compatibilidad con Linux real, soporte de bibliotecas, comunidad y fabricantes dispuestos a producir silicio.

También tendrá que explicar bien su relación con RISC-V. Si se presenta como una arquitectura complementaria para cargas de cómputo, puede encontrar un espacio experimental. Si se plantea como alternativa directa a RISC-V, necesitará una base industrial enorme para competir con un estándar que ya cuenta con años de trabajo, empresas de todo el mundo y una comunidad técnica muy activa.

Hay además una cuestión de confianza. Una ISA abierta necesita algo más que código público: necesita procesos transparentes, neutralidad percibida y garantías de que no depende de una sola empresa o país. RISC-V ha trabajado mucho esa narrativa. LinxISA tendrá que construirla si quiere salir del laboratorio y atraer a desarrolladores fuera de su círculo inicial.

Por ahora, LinxISA es una señal interesante, no una revolución consumada. Muestra que la batalla por la soberanía del hardware también está llegando a la capa de las instrucciones. Enseña que el código abierto se ha convertido en una herramienta estratégica para competir en semiconductores. Y recuerda que la inteligencia artificial no solo necesita más chips, sino nuevas formas de organizar el cómputo.

La pregunta no es si LinxISA va a sustituir mañana a RISC-V, Arm o x86. La pregunta útil es otra: por qué empiezan a aparecer arquitecturas que intentan rediseñar desde abajo la relación entre CPU, GPU y aceleradores. La respuesta está en la presión de la IA, la fragmentación del hardware y una geopoítica que empuja a China a no depender de ninguna capa crítica controlada fuera de su alcance.

Preguntas frecuentes

¿Qué es LinxISA?
LinxISA es una arquitectura de instrucciones abierta y estructurada por bloques, diseñada para computación de alto rendimiento, renderizado y cargas paralelas.

¿LinxISA es una alternativa directa a RISC-V?
Todavía es pronto para afirmarlo. Su enfoque técnico es distinto y ambicioso, pero RISC-V tiene un ecosistema mucho más maduro. LinxISA debe demostrar adopción real, herramientas estables y hardware funcional.

¿Está confirmado que LinxISA sea un proyecto oficial de Huawei?
La documentación pública revisada no muestra un anuncio oficial directo de Huawei que confirme todos los detalles. El repositorio es público, tiene licencia BSD 3-Clause y atribuye el copyright a Kevin Zhou.

¿Por qué importa para la inteligencia artificial?
Porque intenta diseñar una base más adecuada para cargas paralelas, vectoriales y de aceleración, justo donde la IA necesita integrar CPU, GPU y aceleradores especializados con menos complejidad.