La litografía EUV de alta apertura numérica (High-NA) lleva años instalada en el imaginario del sector como la gran palanca para seguir reduciendo geometrías cuando el escalado tradicional empieza a pelearse con la física. Sin embargo, en círculos técnicos y llamadas con expertos empieza a imponerse un mensaje menos épico y más terrenal: comprar una máquina no equivale a poder fabricar en volumen. La tesis, repetida con insistencia en conversaciones recientes de la industria, es que el verdadero termómetro de la High-NA no está solo en el hardware de ASML, sino en la madurez del “ecosistema” que la rodea. Y en ese ecosistema hay una pieza que llega siempre antes que el resto: la OPC (Optical Proximity Correction).
La polémica resurge por una duda concreta: ¿está Intel encontrándose con obstáculos en High-NA EUV para su nodo 14A por problemas de OPC y preparación del flujo de fabricación? La pregunta no es menor, porque Intel ha situado la High-NA como uno de los elementos diferenciales de su hoja de ruta para recuperar tracción en la carrera de nodos avanzados. A la vez, desde Taiwán llega la otra mitad del debate: TSMC sigue evaluando la High-NA, pero no parece dispuesta a adoptarla a corto plazo, ni siquiera en generaciones donde, sobre el papel, podría ofrecer ventajas en complejidad de máscaras.
Por qué la High-NA no es “plug and play”
La High-NA EUV (0,55 NA) promete más resolución que la EUV “convencional” (Low-NA), y con ello la posibilidad de reducir multipatronado y simplificar ciertos pasos. Esa es la teoría. La práctica, según el sector, es que introducir una herramienta de este calibre obliga a recalibrar mucho más que el escáner: materiales, máscaras, metrología, control de proceso, variabilidad, overlay y, sobre todo, computación.
En esa cadena, la OPC aparece como la “primera puerta”. La corrección de proximidad óptica es, en términos simples, el conjunto de técnicas que ajusta el patrón de la máscara para que lo impreso en la oblea se parezca a lo deseado, compensando distorsiones de la óptica y del proceso. Cuanto más agresivo es el nodo, más exigente es la OPC. Y cuanto más cambia el régimen óptico —como sucede al pasar a High-NA—, más trabajo requiere ajustar modelos, calibraciones y flujos de verificación.
De ahí la advertencia que se escuchó en una llamada con expertos que circula estos días en el sector: aunque Intel disponga de herramientas High-NA, la OPC “no estaría lista” para soportar un salto directo a fabricación en volumen, porque todavía se estaría construyendo el ecosistema completo. La misma conversación apuntaba un factor temporal crítico: un nodo avanzado se “congela” en muchos aspectos con años de antelación. Si el flujo no llega a tiempo, se vuelve muy difícil introducirlo sin comprometer calendario.
TSMC, la otra cara: pragmatismo y calendario
En esa misma línea, la posición atribuida a TSMC en ámbitos técnicos es de cautela. La compañía ha transmitido públicamente que sigue evaluando cuándo adoptar High-NA, pero que no ve todavía una necesidad clara para determinadas generaciones, especialmente por coste y retorno. La evaluación no es solo tecnológica: implica throughput real, estabilidad, coste por oblea y la comparación con alternativas basadas en Low-NA más multipatronado y optimización de proceso.
En mayo de 2025, Reuters ya recogía que TSMC continuaba evaluando High-NA y citaba reticencias por el precio y la ausencia de un incentivo suficientemente contundente para ciertas etapas de su roadmap. La lectura, trasladada a 2026, es que si TSMC no percibe una ventaja clara en coste/riesgo, retrasará la adopción, incluso aunque Intel intente usar la High-NA como diferenciador comercial.
En paralelo, también se ha publicado que TSMC no planea usar High-NA en su nodo A14, reforzando la idea de una estrategia prudente: exprimir Low-NA, controlar el incremento de máscaras y evitar encarecimientos prematuros.
Intel 14A: inversión visible, dudas invisibles
Intel, por su parte, ha convertido el despliegue de High-NA en un símbolo de ambición industrial. En las últimas semanas se ha informado de la instalación de una herramienta High-NA de producción (EXE:5200B) como parte del camino hacia 14A, un paso relevante porque trasciende el laboratorio y se acerca al terreno donde se juegan rendimientos, fiabilidad y repetibilidad.
El problema es que, incluso con la máquina instalada, el éxito depende del encaje del conjunto: si el flujo de OPC, validación y control no alcanza el nivel requerido para alto volumen, la High-NA corre el riesgo de quedarse como ventaja parcial (capas concretas, fases limitadas) o como apuesta a futuro más que como palanca inmediata de liderazgo. En 2025, además, ya se publicaron señales de que Intel contemplaba vías alternativas para no quedar bloqueada por la disponibilidad y madurez de High-NA, una forma de “cubrirse” ante los riesgos de calendario.
Este enfoque encaja con el argumento escuchado en la llamada de expertos: Intel tendría “algo más de margen” por ir detrás de TSMC en ciertas fechas, pero no tanto como para esperar indefinidamente a que el ecosistema High-NA —y, en particular, la OPC— llegue a un punto de preparación industrial.
Lo que realmente está en juego: credibilidad, costes y clientes
Más allá del debate técnico, hay un ángulo empresarial que pesa tanto como la óptica. High-NA implica herramientas extraordinariamente costosas y una apuesta de capital que solo se justifica si el nodo atrae volumen suficiente, sobre todo en foundry para terceros. En ese contexto, cualquier duda sobre la madurez del flujo (OPC incluida) no es un matiz: es una potencial señal de riesgo para clientes que fijan sus diseños con años de antelación.
La paradoja es que la High-NA se vendió durante años como “la gran solución” para evitar complejidades de multipatronado, pero ahora la conversación gira hacia un terreno menos glamuroso: software, modelos, calibración y capacidad de cómputo para OPC. En otras palabras, el cuello de botella podría no ser la máquina, sino el conjunto de piezas invisibles que permiten convertirla en producción fiable.
A corto plazo, el mercado observa dos estrategias que pueden convivir: Intel intentando convertir High-NA en su elemento diferencial con 14A, y TSMC manteniendo una postura pragmática, retrasando su adopción hasta que la ecuación coste/riesgo mejore o hasta que una generación concreta la exija de verdad. Entre ambas, la industria aprende una lección recurrente: en semiconductores, la innovación no se “instala”; se industrializa.
Preguntas frecuentes (FAQ)
¿Qué es la OPC en litografía y por qué puede frenar la adopción de High-NA EUV?
La OPC (Optical Proximity Correction) ajusta los patrones para que lo impreso en la oblea coincida con el diseño pese a distorsiones ópticas y de proceso. En High-NA cambian condiciones ópticas y tolerancias, por lo que la OPC exige modelos y calibraciones más complejos; si ese flujo no madura, la producción en volumen se complica.
¿Por qué TSMC podría no usar High-NA EUV en A14 e incluso dudar con A10?
La decisión se mueve por calendario y coste por oblea: si Low-NA EUV con optimización y técnicas de multipatronado ofrece un equilibrio suficiente, TSMC puede retrasar High-NA hasta que sea imprescindible o claramente rentable.
¿Qué significa que Intel haya instalado una EXE:5200B de High-NA EUV?
Es un hito industrial: la herramienta está diseñada para entornos de producción, no solo I+D. Aun así, instalarla no garantiza su uso inmediato en alto volumen; depende de la integración del ecosistema (materiales, metrología, OPC, control de proceso).
¿High-NA EUV reduce siempre el número de máscaras y abarata fabricar chips?
No necesariamente. Puede simplificar ciertas capas, pero el coste de herramientas, la complejidad del flujo y la madurez del ecosistema pueden compensar o incluso superar esas ventajas en fases tempranas.
