La carrera por la Inteligencia Artificial ya no se decide únicamente en quién tiene el nodo más pequeño o la litografía más avanzada. En 2026, cada vez más señales apuntan a que el cuello de botella se está moviendo hacia un lugar menos glamuroso, pero decisivo: la entrega de energía dentro del chip y, por extensión, los módulos de potencia que permiten que aceleradores, chiplets y empaquetados avanzados funcionen de forma estable bajo cargas extremas.

En ese contexto, un movimiento en apariencia técnico puede tener consecuencias estratégicas. Según un reporte del Economic Daily News (recogido por prensa taiwanesa), Intel estaría explorando licenciar a UMC su tecnología propietaria de condensadores “Super MIM”, con la intención de llevarla a plataformas de 12 nm y 14 nm y extender su uso a escenarios vinculados a empaquetado avanzado. La propia UMC, siempre según el mismo reporte, habría matizado que su cooperación actual con Intel se mantiene enfocada en la plataforma de 12 nm, aunque no descarta ampliar el alcance de la colaboración a futuro.

Por qué el “power” se ha convertido en la nueva frontera de la IA

La industria está chocando con una realidad física: cuando un chip pasa de reposo a carga intensa —por ejemplo, en inferencia o entrenamiento— se producen picos de demanda de corriente que se miden en instantes. Esa transición dispara riesgos como el voltage droop (caídas momentáneas de voltaje) y el ruido de alimentación, factores que afectan a rendimiento, estabilidad, eficiencia y, en el peor de los casos, a la fiabilidad.

Durante años, parte de ese problema se ha amortiguado con condensadores de desacoplo y técnicas de diseño de potencia. Pero, a medida que los transistores se encogen y las exigencias computacionales suben, los enfoques tradicionales quedan más cerca del límite: o no logran suficiente densidad de capacitancia, o lo hacen pagando con fugas y penalizaciones que ya no encajan con la economía energética de la IA.

De ahí la relevancia de un concepto clave: soporte instantáneo de corriente “lo más cerca posible” del punto de consumo. Y ahí es donde entra el “Super MIM”.

Qué es “Super MIM” y por qué Intel lo considera una pieza de su era “angstrom”

“Super MIM” se describe como una tecnología de condensadores integrada (MIM, metal–insulator–metal) orientada a mejorar el comportamiento de potencia en diseños de alta exigencia. El reporte detalla que Intel utiliza una pila de materiales que incluye óxido ferroeléctrico de hafnio–circonio (HZO), óxido de titanio (TiO) y titanato de estroncio (STO), buscando elevar la densidad de capacitancia por unidad de área y reducir fugas, manteniendo compatibilidad con procesos de tipo BEOL (back end of line), es decir, las capas finales del chip donde se enrutan interconexiones y elementos asociados.

La tesis es directa: si se puede integrar más “capacitancia útil” en el propio silicio, el chip gana capacidad de amortiguar transitorios, reducir ruido y sostener cargas intensas con mayor predictibilidad. En la práctica, esto se traduce en menos incertidumbre eléctrica cuando la IA pisa el acelerador.

El giro interesante: llevar esa lógica al 12/14 nm y al empaquetado avanzado

Lo llamativo del movimiento no es solo su ambición técnica, sino el cambio de foco industrial. Si Intel consigue licenciar “Super MIM” y UMC lo adopta con éxito, UMC podría obtener —según el reporte— una capacidad clave de “advanced power module”, abriéndole puertas a aplicaciones de mayor valor añadido como aceleradores de IA, HPC y capas de potencia para empaquetado avanzado.

Esto encaja con una tendencia que ya domina conversaciones de ingeniería: el mercado no vive de un único “monolito” en 2 nm. La IA se está construyendo con arquitecturas heterogéneas, donde chiplets, interposers y nuevas topologías de alimentación convierten el empaquetado en un campo de batalla. En ese escenario, mejorar potencia y estabilidad puede ser tan diferenciador como reducir el tamaño del transistor.

Llevar una tecnología de potencia “de clase angstrom” a nodos más maduros no significa “convertir 12 nm en 2 nm”. Significa otra cosa: hacer que el 12/14 nm sea más apto para cargas modernas, más estable en picos y más atractivo para diseños donde el coste, el volumen y la disponibilidad pesan tanto como el rendimiento absoluto.

El trasfondo: una colaboración que mira a 2027 y a la presión competitiva de China

La noticia no aparece en el vacío. TrendForce ya había descrito la colaboración UMC–Intel alrededor de una iniciativa en 12 nm, con una ventana temporal que apunta a producción en 2027 y un 2026 centrado en desarrollo/validación, en un contexto donde China aumenta presión en nodos maduros y donde la diferenciación pasa por procesos personalizados y fiabilidad industrial.

Si se añade una pieza como “Super MIM”, la pregunta que se abre es estratégica: ¿puede UMC ofrecer nodos maduros “mejorados” que no compitan solo por precio, sino por estabilidad eléctrica, eficiencia y capacidad de integrarse en cadenas de suministro de IA y empaquetado?

Lo que aún no está cerrado: licencias, integración y geopolítica

Por ahora, todo el movimiento se sostiene en información reportada: se habla de exploración de licencia y de ampliación de colaboración, no de un anuncio formal con calendario, volumen o compromisos públicos. Además, llevar una tecnología propietaria a otra foundry implica retos prácticos: integración en el flujo, validación, coste por oblea, y compatibilidad con bibliotecas y requisitos de cliente.

Aun así, la señal es potente. En 2026, la industria está diciendo —cada vez más alto— que la IA no se va a desbloquear solo con “más transistores”, sino con mejor energía, mejor potencia, mejor empaquetado y una cadena de suministro capaz de sostenerlo.

---

Preguntas frecuentes

¿Qué problema resuelve exactamente “Super MIM” en chips para IA?
Reduce efectos como caídas momentáneas de voltaje y ruido de alimentación durante picos de carga, mejorando estabilidad y previsibilidad energética en escenarios intensivos.

¿Por qué tiene sentido hablar de 12 nm y 14 nm en plena era de la IA?
Porque muchos sistemas de IA dependen de grandes volúmenes, costes controlados y componentes auxiliares (I/O, control, power, chiplets y ciertos bloques especializados) donde nodos maduros siguen siendo competitivos.

¿Qué relación tiene una tecnología de condensadores con el “advanced packaging”?
El empaquetado avanzado exige una entrega de energía más robusta y cercana a los bloques de cómputo. Mejoras en módulos/capas de potencia ayudan a mantener rendimiento y fiabilidad en diseños heterogéneos.

¿Qué implicaría para el mercado si UMC adopta esta tecnología con éxito?
Podría mejorar su posicionamiento en aplicaciones de mayor valor (IA, HPC, capas de potencia para packaging), reduciendo dependencia de competir solo por coste y volumen.

vía: money.udn