Europa quiere estar en la conversación global del silicio más avanzado y, para lograrlo, está apostando por algo muy concreto: acercar la investigación puntera a una escala casi industrial, donde las ideas se prueban con herramientas reales y con socios reales. Ese es el papel de NanoIC, la mayor línea piloto del European Chips Act, inaugurada en Leuven (Bélgica) en la sede de imec, con una ampliación de 2.000 m² de sala blanca que refuerza una infraestructura de referencia para empujar tecnologías más allá del nodo de 2 nm.

El acto de inauguración reunió a perfiles políticos y empresariales que rara vez coinciden en un anuncio puramente técnico: la vicepresidenta ejecutiva europea Henna Virkkunen, el primer ministro belga Bart De Wever, el ministro-presidente de Flandes Matthias Diependaele y el CEO de ASML Christophe Fouquet, entre otros representantes del ecosistema europeo de semiconductores. El mensaje era difícil de interpretar de otra forma: el chip se ha convertido en una cuestión estratégica y la Inteligencia Artificial está acelerando esa urgencia.

Un laboratorio “casi fábrica” para el salto sub-2 nm

NanoIC se presenta como una línea piloto pensada para reducir el salto entre laboratorio y producción: un punto intermedio donde empresas, start-ups, universidades, centros tecnológicos y fabricantes pueden validar procesos, materiales y diseños con un grado de realismo muy superior al de un entorno académico tradicional. Esa es una diferencia clave en la era de la IA: no basta con demostrar un avance; hay que industrializarlo sin que se convierta en un proyecto de década.

Ime c subraya que la ampliación de Leuven forma parte de un despliegue que no se queda en una única sala blanca. En los próximos años, NanoIC integrará más de cien nuevas herramientas repartidas entre imec y varios socios europeos: CEA-Leti (Francia), Fraunhofer (Alemania), VTT (Finlandia), CSSNT-UPB (Rumanía) y Tyndall National Institute (Irlanda). En paralelo, ya se prepara una nueva expansión: la construcción de otra sala blanca adicional de 4.000 m² en el campus de Leuven.

High NA EUV: la herramienta que marca el ritmo

Si hay un elemento que simboliza el “salto” tecnológico, ese es el equipo de litografía EUV de High NA de ASML. Ime c ha confirmado que el sistema de nueva generación está previsto para llegar a mediados de marzo y será una de las piezas centrales del equipamiento “best-in-class” que se está desplegando en la línea piloto.

La Comisión Europea, en su propio anuncio sobre NanoIC, lo enmarca como un hito: una instalación europea que incorpora la máquina EUV más avanzada, enfocada en diseñar y fabricar chips con tecnologías por debajo —o más allá— de los 2 nm. En el sector, esa capacidad no se interpreta solo como “más densidad”, sino como la posibilidad de explorar nuevas combinaciones de proceso, integración y diseño que definan la siguiente generación de sistemas-en-chip para cargas de trabajo intensivas en IA.

El valor menos visible: PDKs para que el diseño no vaya a ciegas

Detrás del titular del sub-2 nm hay un problema práctico: ningún ecosistema de chips avanza si el diseño no tiene herramientas para trabajar con tecnologías que aún están “naciendo”. Aquí entran los PDKs (Process Design Kits), kits que permiten a diseñadores y equipos de ingeniería prototipar y validar decisiones antes de que exista una producción masiva.

NanoIC está publicando PDKs orientados a “pathfinding”, es decir, a explorar rutas tecnológicas futuras. En febrero de 2026, el proyecto anunció un A14 logic PDK y un PDK de memoria eDRAM, con el objetivo de acelerar el diseño en nodos de lógica avanzados y mejorar opciones de memoria integrable en el chip. En anuncios previos, NanoIC también había presentado un N2 pathfinding PDK incorporando macros de SRAM avanzadas, una pieza importante para que el diseño de sistemas complejos no se quede esperando a que el proceso madure por completo.

En otras palabras: Europa no solo quiere “tener máquinas”; quiere que haya una comunidad capaz de diseñar, probar y fallar rápido con una infraestructura común.

Financiación y ecosistema: una apuesta con números grandes

La Comisión Europea sitúa la inversión total de NanoIC en torno a 2.500 millones de euros, con 700 millones de financiación de la UE y otros 700 millones de gobiernos nacionales y regionales; el resto procede de socios industriales, incluyendo ASML. El objetivo declarado es acelerar tecnologías críticas para IA, automoción, salud o 6G, y reforzar la capacidad europea de innovación y fabricación avanzada.

Este enfoque encaja con la filosofía del Chips Act: no competir solo por volumen, sino por capacidad tecnológica, acceso a equipamiento de vanguardia y una cadena de valor que no dependa por completo de terceros cuando el mercado se pone tenso.

Más allá del “chip”: talento y soberanía tecnológica

La batalla sub-2 nm no se gana solo con capital y maquinaria; se gana con personas. En su documentación, imec insiste en que NanoIC también se plantea como una infraestructura para formar a la próxima generación de especialistas: cursos, programas, bootcamps e iniciativas con centros de competencia europeos para ampliar la base de ingenieros y perfiles capaces de trabajar en materiales, procesos y diseño SoC.

En un mercado donde la demanda de semiconductores avanzados está siendo empujada por la IA y donde las cadenas de suministro viven bajo presión, esta línea piloto funciona como un mensaje estratégico: Europa no quiere quedarse únicamente como consumidora de tecnología crítica, sino como productora de conocimiento y de capacidad industrial.

---

Preguntas frecuentes

¿Qué es exactamente una “línea piloto” como NanoIC y en qué se diferencia de una fábrica de chips?
Una línea piloto es un entorno que permite probar procesos y diseños con herramientas industriales, pero sin el objetivo principal de producir en volumen. Sirve para validar tecnología, reducir riesgos y acelerar el salto a producción comercial.

¿Por qué el “sub-2 nm” es tan relevante para la Inteligencia Artificial?
Las cargas de IA exigen más eficiencia energética y más densidad de computación. Avanzar en nodos de lógica y en integración del sistema ayuda a mejorar rendimiento por vatio y a habilitar diseños más complejos dentro de límites térmicos y de consumo.

¿Qué papel juega la litografía High NA EUV en esta carrera?
High NA EUV es una evolución clave de la litografía EUV que permite imprimir estructuras más finas con mayor control, algo fundamental para seguir escalando y para explorar nuevas técnicas de fabricación en nodos avanzados.

¿Qué son los PDKs y por qué importan en un proyecto como NanoIC?
Los PDKs son “kits” que conectan fabricación y diseño: modelos, reglas y bibliotecas para que los equipos puedan diseñar chips sobre un proceso concreto. Sin PDKs, el diseño avanza a ciegas y el ciclo de desarrollo se ralentiza.

vía: IMEC