
LogicFolding de Huawei reduce buffers, pero el calor sigue siendo el reto
Huawei está utilizando una nueva arquitectura de chips denominada LogicFolding para aumentar la densidad de computación sin depender únicamente de reducir el tamaño de los transistores. La compañía sostiene que esta técnica puede recortar alrededor de un 50 % los buffers de reloj al acortar las conexiones internas del chip, pero un análisis de un especialista en semiconductores apunta a una limitación distinta: al apilar capas activas de silicio, la disipación térmica puede convertirse en un problema para alcanzar frecuencias elevadas en procesadores móviles. Las claves de LogicFolding de Huawei en 30 segundos La propuesta de Huawei parte de un problema que afecta a toda la industria de los semiconductores: reducir el tamaño de los transistores sigue siendo útil, pero




