X-twitter

Etiqueta: asics

“¡Su conexión no funciona nunca!”: por qué el wifi en los trenes de alta velocidad en España se queda corto y cómo los satélites (Starlink y Kuiper) podrían cambiar el viaje

Hay frases que se repiten como un mantra en los vagones silenciosos de la alta velocidad: “no carga”, “se ha cortado otra vez”, “no puedo enviar el archivo”. El wifi a bordo es una de las asignaturas pendientes del ferrocarril en España. Y no solo por una cuestión de comodidad: hoy viajar es, para muchos, trabajar en movimiento. Mientras países de nuestro entorno han homogeneizado la experiencia digital en sus trenes, en España los viajeros alternan momentos de conexión fluida con zonas de sombra que convierten una videollamada en misión imposible. La buena noticia es que la tecnología ofrece dos caminos complementarios para salir del bucle: mejorar la red terrestre a lo largo de la vía y mirar al cielo

IBM acelera la corrección de errores cuánticos: decodificación en tiempo real sobre FPGAs de AMD “10 veces más rápida de lo necesario” impulsa el proyecto Starling

IBM prepara un nuevo salto en computación cuántica que, esta vez, no llega desde el criostato, sino desde el hardware clásico que debe trabajar codo con codo con el procesador cuántico. Según adelantos del sector y el propio equipo de IBM, la compañía ha ejecutado corrección de errores cuánticos en tiempo real sobre FPGAs estándar de AMD, alcanzando un rendimiento diez veces superior al requerido para su objetivo inmediato: mantener estables qubits lógicos en memoria cuántica. El avance desbloquea uno de los cuellos de botella más importantes hacia la tolerancia a fallos, donde la decodificación deja de ser una carga lenta y costosa para convertirse en un coprocesado ágil al lado del chip cuántico. El resultado no llega de la

NVIDIA prepara a Linux para su próxima generación de GPU: el nuevo driver abierto “Nova” adopta el registro Boot42 y allana el camino más allá de Blackwell

NVIDIA ha empezado a mover ficha en un frente clave para el ecosistema Linux: la compatibilidad temprana de sus próximas GPU “post-Blackwell” a través de Nova, el nuevo controlador gráfico de kernel escrito en Rust que la compañía desarrolla de forma abierta y con vocación upstream. En un paquete de parches remitido a las listas de correo del kernel, los ingenieros de la firma introducen soporte para un cambio de bajo nivel pero de enorme calado: el tránsito desde el histórico NV_PMC_BOOT_0 al NV_PMC_BOOT_42 como registro de referencia para identificar arquitectura y revisión de los chips venideros. La implicación es directa: las generaciones futuras dejarán a cero el viejo BOOT_0 y usarán BOOT_42 como fuente de verdad para esa información.

Tesla FSD: de Mobileye a los chips “hechos en casa”, así ha evolucionado el ordenador de conducción asistida y autónoma

Tesla ha convertido el ordenador de a bordo en el corazón de su estrategia de conducción asistida y autónoma. Lo que comenzó en 2014 con un módulo de Mobileye ha dado paso a generaciones sucesivas de plataformas —NVIDIA Drive PX2, y, desde 2019, chips diseñados por la propia Tesla— que ejecutan redes neuronales a una velocidad creciente y bajo una filosofía cada vez más clara: menos sensores “tradicionales”, más visión y más cómputo. En menos de una década, la compañía ha pasado de un EyeQ3 de 40 nm y unos pocos vatios a ordenadores que montan dos chips redundantes de Tesla en 7 nm, con CPUs de 20 núcleos y TDP de hasta 160 W, y ya habla abiertamente de

Hace 50 años, AMD entró en la liga de los grandes con un clon del Intel 8080: así nació el Am9080 que costaba 0,50 $ fabricarlo y se vendía por 700 $

Cincuenta años después, la historia parece de película: una startup californiana, aún lejos de competir con los gigantes, fotografía y “despieza” un microprocesador de su futuro rival, lo reconstruye con su propio proceso de fabricación y acaba vendiéndolo al ejército con márgenes estratosféricos. Ese golpe de audacia fue el Am9080, el primer CPU de AMD —un clon del Intel 8080— que pasó a producción en 1975 y que, según recuentos históricos, costaba unos 0,50 $ por unidad y se vendía por hasta 700 $ a ciertos clientes. Aquella hazaña no solo consolidó a AMD como actor de primer nivel en la industria: sembró la semilla de una rivalidad con Intel que marcaría las siguientes cinco décadas de computación personal. Una

Samsung redobla la apuesta por el “DTCO”: así quiere exprimir cada nanómetro combinando diseño y proceso para mejorar rendimiento, área y consumo

En un sector acostumbrado a medir el progreso en nanómetros y a celebrar cada salto de nodo como sinónimo de velocidad y eficiencia, Samsung Foundry ha puesto nombre a la palanca que, según sus directivos, marcará la diferencia en la próxima década: DTCO (Design-Technology Co-Optimization), o optimización conjunta de diseño y proceso. Durante el 8.º Workshop de Intercambio Academia-Industria de Semiconductores, celebrado en el COEX de Seúl en el marco de SEDEX 2025, Shin Jong-sin, vicepresidente de la división de fundición de Samsung, defendió que el escalado puro de la litografía ya no basta y que la mejora real vendrá de co-diseñar la arquitectura de los chips junto a las reglas del proceso. “Con la miniaturización por sí sola, las

“¡Su conexión no funciona nunca!”: por qué el wifi en los trenes de alta velocidad en España se queda corto y cómo los satélites (Starlink y Kuiper) podrían cambiar el viaje

Hay frases que se repiten como un mantra en los vagones silenciosos de la alta velocidad: “no carga”, “se ha cortado otra vez”, “no puedo enviar el archivo”. El wifi a bordo es una de las asignaturas pendientes del ferrocarril en España. Y no solo por una cuestión de comodidad: hoy viajar es, para muchos, trabajar en movimiento. Mientras países de nuestro entorno han homogeneizado la experiencia digital en sus trenes, en España los viajeros alternan momentos de conexión fluida con zonas de sombra que convierten una videollamada en misión imposible. La buena noticia es que la tecnología ofrece dos caminos complementarios para salir del bucle: mejorar la red terrestre a lo largo de la vía y mirar al cielo

IBM acelera la corrección de errores cuánticos: decodificación en tiempo real sobre FPGAs de AMD “10 veces más rápida de lo necesario” impulsa el proyecto Starling

IBM prepara un nuevo salto en computación cuántica que, esta vez, no llega desde el criostato, sino desde el hardware clásico que debe trabajar codo con codo con el procesador cuántico. Según adelantos del sector y el propio equipo de IBM, la compañía ha ejecutado corrección de errores cuánticos en tiempo real sobre FPGAs estándar de AMD, alcanzando un rendimiento diez veces superior al requerido para su objetivo inmediato: mantener estables qubits lógicos en memoria cuántica. El avance desbloquea uno de los cuellos de botella más importantes hacia la tolerancia a fallos, donde la decodificación deja de ser una carga lenta y costosa para convertirse en un coprocesado ágil al lado del chip cuántico. El resultado no llega de la

NVIDIA prepara a Linux para su próxima generación de GPU: el nuevo driver abierto “Nova” adopta el registro Boot42 y allana el camino más allá de Blackwell

NVIDIA ha empezado a mover ficha en un frente clave para el ecosistema Linux: la compatibilidad temprana de sus próximas GPU “post-Blackwell” a través de Nova, el nuevo controlador gráfico de kernel escrito en Rust que la compañía desarrolla de forma abierta y con vocación upstream. En un paquete de parches remitido a las listas de correo del kernel, los ingenieros de la firma introducen soporte para un cambio de bajo nivel pero de enorme calado: el tránsito desde el histórico NV_PMC_BOOT_0 al NV_PMC_BOOT_42 como registro de referencia para identificar arquitectura y revisión de los chips venideros. La implicación es directa: las generaciones futuras dejarán a cero el viejo BOOT_0 y usarán BOOT_42 como fuente de verdad para esa información.

Tesla FSD: de Mobileye a los chips “hechos en casa”, así ha evolucionado el ordenador de conducción asistida y autónoma

Tesla ha convertido el ordenador de a bordo en el corazón de su estrategia de conducción asistida y autónoma. Lo que comenzó en 2014 con un módulo de Mobileye ha dado paso a generaciones sucesivas de plataformas —NVIDIA Drive PX2, y, desde 2019, chips diseñados por la propia Tesla— que ejecutan redes neuronales a una velocidad creciente y bajo una filosofía cada vez más clara: menos sensores “tradicionales”, más visión y más cómputo. En menos de una década, la compañía ha pasado de un EyeQ3 de 40 nm y unos pocos vatios a ordenadores que montan dos chips redundantes de Tesla en 7 nm, con CPUs de 20 núcleos y TDP de hasta 160 W, y ya habla abiertamente de

Hace 50 años, AMD entró en la liga de los grandes con un clon del Intel 8080: así nació el Am9080 que costaba 0,50 $ fabricarlo y se vendía por 700 $

Cincuenta años después, la historia parece de película: una startup californiana, aún lejos de competir con los gigantes, fotografía y “despieza” un microprocesador de su futuro rival, lo reconstruye con su propio proceso de fabricación y acaba vendiéndolo al ejército con márgenes estratosféricos. Ese golpe de audacia fue el Am9080, el primer CPU de AMD —un clon del Intel 8080— que pasó a producción en 1975 y que, según recuentos históricos, costaba unos 0,50 $ por unidad y se vendía por hasta 700 $ a ciertos clientes. Aquella hazaña no solo consolidó a AMD como actor de primer nivel en la industria: sembró la semilla de una rivalidad con Intel que marcaría las siguientes cinco décadas de computación personal. Una

Samsung redobla la apuesta por el “DTCO”: así quiere exprimir cada nanómetro combinando diseño y proceso para mejorar rendimiento, área y consumo

En un sector acostumbrado a medir el progreso en nanómetros y a celebrar cada salto de nodo como sinónimo de velocidad y eficiencia, Samsung Foundry ha puesto nombre a la palanca que, según sus directivos, marcará la diferencia en la próxima década: DTCO (Design-Technology Co-Optimization), o optimización conjunta de diseño y proceso. Durante el 8.º Workshop de Intercambio Academia-Industria de Semiconductores, celebrado en el COEX de Seúl en el marco de SEDEX 2025, Shin Jong-sin, vicepresidente de la división de fundición de Samsung, defendió que el escalado puro de la litografía ya no basta y que la mejora real vendrá de co-diseñar la arquitectura de los chips junto a las reglas del proceso. “Con la miniaturización por sí sola, las

×