
Altera pisa el acelerador en FPGAs: más densidad en Agilex 5 D-Series, “secure boot” poscuántico y un nuevo Visual Designer que reduce el arranque de diseño de 5 días a 2 horas
La Altera “pura de FPGAs” ha vuelto a escena con músculo de producto y, sobre todo, con una apuesta decidida por simplificar la vida a los equipos de diseño. En su Innovators Day, la compañía anunció la disponibilidad en producción de todas las familias Agilex (incluidas Agilex 5 y Agilex 3 SoC FPGAs) y estrenó Quartus Prime 25.3 con un nuevo Visual Designer Studio orientado a recortar semanas en la integración de IP. La guinda: una subida de densidad de hasta 2,5× en los Agilex 5 D-Series —hasta 1,6 millones de elementos lógicos—, interfaces DDR5 y LPDDR5 más rápidas y arranque seguro con criptografía poscuántica (PQC), un guiño directo a mercados sensibles (industrial, defensa, aeroespacial, comunicaciones, edge IA o datacenter).