--- title: "TSMC y Intel se disputan el futuro del empaquetado de chips para IA" description: "Los chips de inteligencia artificial están creciendo tanto en tamaño y complejidad que el empaquetado se ha convertido en otro de los límites de la industria. TrendForce señala que TSMC está llevando..." url: https://revistacloud.com/tsmc-y-intel-se-disputan-el-futuro-del-empaquetado-de-chips-para-ia/ date: 2026-09-21 modified: 2026-09-21 author: "Noticias Cloud" image: https://revistacloud.com/wp-content/uploads/2026/09/tsmc-1-4-nm-samsung-intel-chips.jpg categories: ["Informes", "Noticias"] type: post lang: es --- # TSMC y Intel se disputan el futuro del empaquetado de chips para IA Los chips de inteligencia artificial están creciendo tanto en tamaño y complejidad que el empaquetado se ha convertido en otro de los límites de la industria. [TrendForce](https://www.dramexchange.com/WeeklyResearch/Post/2/12841.html) señala que TSMC está llevando su tecnología CoWoS hacia diseños capaces de integrar más chips y memoria HBM, mientras Intel avanza con EMIB-T para competir por parte de los grandes aceleradores y ASIC de los centros de datos. La consultora espera que CoWoS-L siga siendo la principal tecnología de empaquetado avanzado para IA hasta 2028. **Las claves del empaquetado de chips para IA en 30 segundos** - Los aceleradores de IA necesitan cada vez más chips y memoria HBM dentro del mismo paquete. - CoWoS-S empieza a acercarse a sus límites a medida que crecen los diseños. - TSMC apuesta por CoWoS-L, que permite aumentar el tamaño del paquete mediante puentes de silicio. - Intel desarrolla EMIB-T como alternativa, con Google y AWS entre los posibles usuarios. - TrendForce prevé que CoWoS-L mantenga el liderazgo del empaquetado avanzado para IA hasta 2028. El problema está relacionado con una parte del proceso de fabricación que normalmente pasa desapercibida frente a los nanómetros de los transistores. Un chip de IA moderno no es únicamente el silicio que contiene sus unidades de cálculo. Para alcanzar el rendimiento necesario también necesita integrar memoria HBM, otros chiplets y conexiones de muy alta velocidad dentro de un único módulo. ![tsmc intel](https://revistacloud.com/wp-content/uploads/2026/09/tsmc-intel-1024x531.jpg) Cuantos más componentes se incorporan, mayor es el paquete que hay que fabricar. Y ahí aparece el límite físico del retículo, la superficie máxima que puede exponerse en determinadas etapas de fabricación. ## CoWoS-L lleva a TSMC más allá del empaquetado convencional Durante los últimos años, TSMC ha utilizado **CoWoS-S** como una de las principales tecnologías para integrar los procesadores de IA con memoria HBM. Esta solución emplea un interposer de silicio que conecta los chips de cálculo y los módulos de memoria. Según TrendForce, CoWoS-S puede integrar actualmente hasta dos SoC o chiplets y ocho módulos HBM en determinadas configuraciones. Esa capacidad resulta suficiente para diseños menos grandes, pero empieza a quedarse corta cuando los aceleradores necesitan más memoria y más chips conectados. La respuesta de TSMC es **CoWoS-L**. Esta variante incorpora puentes de silicio de alta velocidad dentro del interposer y permite aumentar el tamaño efectivo del paquete. La gráfica de TrendForce muestra una evolución muy marcada: el tamaño de retículo asociado a las soluciones de TSMC pasa de 3,3 veces en 2024 a 5,5 veces en 2026, 9,5 veces en 2027 y 14 veces en 2028. También aumenta el número de componentes que pueden integrarse. En la previsión de TrendForce, el número de SoC o chiplets pasa de dos a cuatro en 2026, ocho en 2027 y 20 en 2028. El número de módulos HBM llega a 20 en la previsión de 2028. La evolución responde directamente a las necesidades de los aceleradores de IA. NVIDIA y AMD ya han adoptado CoWoS-L en determinados aceleradores, mientras que TrendForce espera que otros grandes proveedores de servicios cloud incorporen esta tecnología en sus ASIC. Meta ya utiliza CoWoS-L en MTIA 400 y TrendForce espera que AWS y Microsoft también adopten esta solución en 2027. ## Intel aprovecha el límite de CoWoS para impulsar EMIB-T El crecimiento de CoWoS también tiene una consecuencia para TSMC: fabricar interposers cada vez mayores aumenta la complejidad y el coste del empaquetado. Además, la capacidad de empaquetado avanzado de TSMC sigue sometida a una fuerte demanda procedente de los fabricantes de chips de IA. Ahí aparece Intel con **EMIB**, siglas de Embedded Multi-die Interconnect Bridge. La diferencia fundamental está en cómo se realiza la conexión entre los chips. CoWoS utiliza un interposer de silicio de gran tamaño, mientras que EMIB integra pequeños puentes de silicio directamente en el sustrato. Esto puede reducir la dependencia de un interposer completo y ofrecer ventajas de coste en determinados diseños. El inconveniente es la densidad de las conexiones. La arquitectura EMIB tiene limitaciones relacionadas con el área de los puentes y la capacidad de encaminamiento del sustrato. Para responder a ese problema, Intel está desarrollando **EMIB-T**, que incorpora vías a través del silicio, conocidas como TSV, para acortar determinadas rutas de señal y mejorar las prestaciones del módulo. La evolución prevista por TrendForce también resulta llamativa. Intel parte de una solución EMIB de unas 4 veces el tamaño del retículo en 2024 y espera superar las 8 veces en 2026 y las 12 veces en 2028. En cuanto a memoria, la previsión apunta a 12 módulos HBM en 2026 y más de 24 en 2028. ## Google y AWS pueden abrir una segunda vía para los chips de IA La batalla no se limita a NVIDIA y AMD. Los grandes proveedores cloud están diseñando cada vez más aceleradores propios para reducir su dependencia de las GPU y adaptar el hardware a sus cargas de trabajo. TrendForce espera que **Google lidere en 2026 el volumen y el crecimiento de los ASIC desarrollados por proveedores cloud**, con TPU v7 como producto principal. AWS, por su parte, está avanzando hacia Trainium v3 durante la segunda mitad del año. Microsoft y Meta mantienen una dependencia mayor de servidores con GPU, aunque también desarrollan ASIC propios. En este escenario, el empaquetado se convierte en una decisión estratégica. No basta con diseñar un acelerador más potente si después no existe una tecnología capaz de colocar suficientes chiplets y memoria HBM dentro de un mismo módulo. Google aparece como uno de los posibles primeros clientes de EMIB-T. TrendForce espera que adopte esta tecnología en 2027, mientras que AWS está probando soluciones EMIB. Eso no significa que Intel vaya a desplazar a TSMC. La previsión de TrendForce es precisamente la contraria: **CoWoS-L seguirá siendo la tecnología dominante hasta 2028**, gracias a su madurez tecnológica y a los rendimientos de fabricación alcanzados. La competencia, sin embargo, puede ayudar a aliviar la presión sobre la capacidad de empaquetado avanzado. TrendForce ya había señalado que la demanda de IA ha provocado cuellos de botella en el empaquetado 2.5D y que la falta de capacidad de CoWoS ha llevado a algunos clientes a buscar alternativas. La carrera por construir chips de IA más grandes, por tanto, no termina en el diseño del procesador. También se libra debajo de él, en el empaquetado que conecta cálculo, memoria y comunicación. Y conforme los aceleradores incorporen más HBM y más chiplets, esa parte de la fabricación tendrá cada vez más peso en el rendimiento y en la capacidad de producirlos a gran escala. ## Preguntas frecuentes ### ¿Qué es CoWoS-L? CoWoS-L es una tecnología de empaquetado avanzado de TSMC que utiliza puentes de silicio de alta velocidad integrados en el interposer para conectar chips de cálculo y memoria HBM en paquetes de gran tamaño. ### ¿Qué diferencia hay entre CoWoS y EMIB? CoWoS utiliza un interposer de silicio para conectar los diferentes componentes, mientras que EMIB integra puentes de silicio directamente en el sustrato. Intel desarrolla EMIB-T para aumentar las prestaciones de esta arquitectura. ### ¿Por qué los chips de IA necesitan empaquetados tan grandes? Los aceleradores incorporan cada vez más unidades de cálculo, chiplets y memoria HBM. Integrar todos estos componentes con conexiones de alta velocidad requiere paquetes de mayor tamaño y mayor densidad de interconexión. ### ¿Va a sustituir Intel a TSMC en el empaquetado de chips de IA? No según la previsión actual de TrendForce. La consultora espera que CoWoS-L siga siendo la principal tecnología de empaquetado avanzado para chips de IA hasta 2028, aunque EMIB-T gane terreno entre determinados proveedores de ASIC.