--- title: "TSMC rompe el estancamiento de la SRAM: su nodo A14 baja de 0,017 µm²" description: "TSMC presentará en IEDM 2026 una celda SRAM de menos de 0,017 µm² en A14, la primera reducción real desde N5. Producción en volumen prevista para 2028." url: https://revistacloud.com/tsmc-a14-sram-celda-0-017-um2-iedm-2026/ date: 2026-10-28 modified: 2026-10-28 author: "Antonio" image: https://revistacloud.com/wp-content/uploads/2026/10/tsmc-a14-sram-celda.png categories: ["Noticias", "Tecnología"] tags: ["a14", "chips", "semiconductores", "TSMC"] type: post lang: es --- # TSMC rompe el estancamiento de la SRAM: su nodo A14 baja de 0,017 µm² **TSMC presentará en diciembre una celda de memoria SRAM de alta densidad de menos de 0,017 µm² fabricada con su proceso A14, la primera reducción real del tamaño de esta celda desde los 5 nm, donde se quedó en 0,021 µm² en 2020.** El trabajo se expondrá en el congreso IEDM 2026 de San Francisco y, según su resumen, se trata de la celda SRAM más pequeña publicada hasta ahora. El nodo A14 sigue previsto para producción en volumen en 2028. **Las claves de la SRAM del nodo A14 de TSMC en 30 segundos** - TSMC presentará el 14 de diciembre en IEDM 2026 una celda SRAM de alta densidad por debajo de 0,017 µm². - Desde N5, en 2020, la celda se había quedado en 0,021 µm², también en N3E y N2. - Frente a N2, TSMC promete con A14 entre un 10 % y un 15 % más de velocidad o entre un 25 % y un 30 % menos de consumo. - La densidad del chip mejora alrededor de un 20 % y la producción en volumen llegará en 2028. La cifra importa porque la SRAM, la memoria rápida que forma las cachés de procesadores, GPU y aceleradores de IA, llevaba años sin encogerse al mismo ritmo que la lógica. Revista Cloud ya explicó [qué es la SRAM y en qué se diferencia de la DRAM y la flash](https://revistacloud.com/la-memoria-del-ordenador-no-es-la-ram-rom-dram-sram-y-flash-explicadas-sin-humo/). Si los transistores de cálculo se hacen más pequeños y la caché no, la caché ocupa una parte cada vez mayor del chip, y cada milímetro cuadrado de silicio en un nodo avanzado es caro. ## Ocho años con la celda SRAM estancada Según recoge [Hardware Busters](https://hwbusters.com/news/tsmc-a14-sram-cell-drops-below-0-017-um2-the-first-real-shrink-since-n5/), la celda 6T de alta densidad de TSMC medía 0,021 µm² en N5, el proceso de 5 nm de 2020. N3 la recortó ligeramente, pero la variante mayoritaria, N3E, volvió a 0,021 µm². N2, el proceso de 2 nm que estrenó los transistores de nanohojas (nanosheet), mantuvo el mismo tamaño de celda. La mejora de densidad de N2, unos 38,1 Mb/mm², alrededor de un 10 % más según un artículo presentado en el congreso ISSCC 2025, vino de los circuitos que rodean a la celda: las nanohojas permiten conectar 512 celdas por línea de bit en lugar de 256. Con A14, la celda baja de 0,017 µm², al menos un 19 % menos que en N5. El resumen del trabajo de TSMC, firmado por Shien-Yang Wu y Chih-Hao Chang, atribuye la mejora al escalado de las reglas de diseño dimensionales y habla también de la mayor densidad de macro SRAM publicada hasta la fecha. La competencia está en el mismo punto de partida: la celda de alta densidad del proceso 18A de Intel también mide 0,021 µm². ## Qué promete A14 frente a N2 El artículo, titulado «A14 CMOS NanoFlex Pro Platform Technology with 2nd Gen. Nano-sheet and Full Node PPA Benefits for HPC/AI and Mobile SoC Applications», se presentará el lunes 14 de diciembre, según el programa recogido en [SemiWiki](https://semiwiki.com/forum/threads/tsmc-a14-at-2026-dec-iedm.25920/). TSMC describe A14 como una mejora de nodo completo: entre un 10 % y un 15 % más de velocidad con el mismo consumo, o entre un 25 % y un 30 % menos de consumo a la misma velocidad, frente a N2. La densidad del chip, sumando lógica y SRAM, aumenta en torno a un 20 %. El trabajo incluye además tecnologías de empaquetado: vías a través del silicio (TSV), una capa de redistribución que permite un paso de unión de 4,5 µm en SoIC, la integración 3D de chips de TSMC, y condensadores MiM de alto rendimiento. TSMC menciona un rendimiento de fabricación robusto, pero el resumen no da cifras. La primera versión de A14 mantendrá la alimentación por la cara frontal de la oblea; la variante con Super Power Rail, la alimentación por la cara trasera, llegará alrededor de un año después. Revista Cloud ya contó que [TSMC podría adelantar su nodo A14](https://revistacloud.com/tsmc-podria-acelerar-su-nodo-a14-pero-los-14-nm-en-2027-aun-no-estan-confirmados/), algo que la compañía no ha confirmado, y que los fabricantes de herramientas de diseño como [Cadence ya han certificado sus herramientas para A14](https://revistacloud.com/cadence-certifica-sus-herramientas-para-tsmc-a14-y-acelera-el-diseno-de-chips-de-ia/). ## Una cifra de laboratorio, no de producto Hay que leer el dato con cuidado. El tamaño de 0,017 µm² corresponde a una estructura de prueba y no a la especificación de un producto. La densidad real de una caché depende también de la periferia, de los circuitos de asistencia y de la tensión de funcionamiento, y las cachés de nivel 1 y 2 de alto rendimiento usan celdas más grandes que la de alta densidad. Hardware Busters estima que los primeros procesadores y GPU fabricados en A14 no llegarán antes de 2029, y recuerda que un 20 % de densidad es una mejora modesta para un nodo completo, con obleas que serán caras. Aun así, la vuelta al escalado de la SRAM tiene consecuencias para el diseño de chips de IA y de centros de datos, donde la caché ocupa cada vez más superficie. Fabricantes como AMD han recurrido a apilar caché sobre el procesador, como en sus modelos X3D, o a llevarla a chiplets separados. Una celda más pequeña no elimina esas técnicas, pero da a los diseñadores algo más de margen en el chip principal. ## Preguntas frecuentes ### ¿Qué ha conseguido TSMC con la SRAM del nodo A14? Una celda SRAM de alta densidad de menos de 0,017 µm², al menos un 19 % más pequeña que la de N5, que presentará en el congreso IEDM 2026. ### ¿Cuándo se fabricarán chips en A14? TSMC prevé la producción en volumen en 2028. Según Hardware Busters, los primeros procesadores y GPU en A14 no llegarán antes de 2029. ### ¿Qué mejora A14 frente a N2? Según TSMC, entre un 10 % y un 15 % más de velocidad o entre un 25 % y un 30 % menos de consumo, y alrededor de un 20 % más de densidad de chip. ### ¿Por qué la SRAM no se reducía desde N5? La celda se quedó en 0,021 µm² en N5, N3E y N2; las mejoras de densidad de N2 vinieron de los circuitos que la rodean, no de la celda. **Fuentes:** - [El Chapuzas Informático: TSMC A14 y la mejora de la SRAM](https://elchapuzasinformatico.com/2026/10/tsmc-a14-sram-mejora/) - [Hardware Busters: TSMC A14 SRAM Cell Drops Below 0.017 µm², the First Real Shrink Since N5](https://hwbusters.com/news/tsmc-a14-sram-cell-drops-below-0-017-um2-the-first-real-shrink-since-n5/) - [SemiWiki: TSMC A14 at 2026-Dec-IEDM](https://semiwiki.com/forum/threads/tsmc-a14-at-2026-dec-iedm.25920/)