---
title: "TSMC y la «3D DRAM»: por qué no apunta a fabricar DDR ni LPDDR"
description: "Los rumores de que TSMC entrará en la memoria para competir con Samsung, SK hynix y Micron chocan con lo que la propia TSMC ha publicado: una memoria 1T1C de óxido semiconductor integrada en el chip lógico como caché, no DRAM de consumo."
url: https://revistacloud.com/tsmc-3d-dram-memoria-beol-cache-no-ddr-lpddr/
date: 2026-11-07
modified: 2026-11-07
author: "Antonio"
image: https://revistacloud.com/wp-content/uploads/2026/10/ymtc-dram-lpddr-4f2.png
categories: ["Noticias", "Tecnología"]
tags: ["memoria", "Micron", "Samsung", "semiconductores", "SK hynix", "TSMC"]
type: post
lang: es
---

# TSMC y la «3D DRAM»: por qué no apunta a fabricar DDR ni LPDDR

**Los rumores que presentan a TSMC como un futuro rival de Samsung, SK hynix y Micron en la memoria DRAM confunden, según el analista que firma en X como Jukan (@jukan05), dos cosas muy distintas: la DRAM de consumo que se vende en módulos DDR o chips LPDDR y la memoria integrada en el propio chip lógico que TSMC lleva años investigando.** En una publicación de esta semana, Jukan sostiene, tras hablar con expertos del sector, que lo que TSMC prepara bajo la etiqueta de «3D DRAM» es una tecnología de nueva generación para sustituir a la SRAM como caché y no para producir memoria en grandes volúmenes. TSMC no ha hecho comentarios sobre estos rumores.

**Las claves de los rumores sobre TSMC y la 3D DRAM en 30 segundos**

- Varios informes atribuyen a TSMC la intención de entrar en el negocio de la DRAM y amenazar a los tres grandes fabricantes.
- El analista Jukan sostiene que se trata de una memoria integrada en el chip lógico, pensada como caché.
- TSMC presentó en el VLSI 2025 una memoria 1T1C de óxido semiconductor fabricada en las capas de interconexión del chip.
- Su prototipo funcionó a 0,75 V con ciclos de menos de 8 ns, y la empresa no ha anunciado DRAM de consumo.

No es la primera vez que circula una historia parecida. En 2018 varios medios publicaron que TSMC estudiaba entrar en la memoria comprando a la taiwanesa Nanya o alcanzando un acuerdo con Micron; Nanya negó entonces cualquier intención de venderse y la operación nunca llegó. Esta vez el rumor coincide con un momento de fuerte escasez y subida de precios de la DRAM, empujada por la memoria de alto ancho de banda (HBM) que consumen los aceleradores de IA, y con un informe de Counterpoint Research de septiembre cuyo título menciona la «3D DRAM en 2029» dentro de su análisis sobre TSMC.

## Lo que TSMC presentó en el VLSI 2025

La mejor pista sobre la dirección de TSMC está en su propia investigación publicada. En el Simposio VLSI de 2025, celebrado en junio en Kioto, la compañía presentó el artículo «Integration of 0.75V VDD Oxide-Semiconductor 1T1C Memory with Advanced Logic for An Ultra-Low-Power Low-Latency Cache Solution», que la organización del congreso destacó entre sus aportaciones más relevantes. Describe una celda de un transistor y un condensador (1T1C), la misma estructura básica de la DRAM, pero con una diferencia clave: la matriz de memoria se construye por completo en el BEOL (back end of line), las capas de interconexión metálica que se fabrican encima de los transistores de un chip lógico.

Para poder fabricarla ahí sin dañar la lógica que hay debajo, TSMC usa transistores de selección con canal de óxido semiconductor y condensadores fabricados con un proceso de baja temperatura. Según los datos difundidos, el chip de prueba, que integra memoria y lógica en un único dado, funcionó a 0,75 V, con una retención de datos superior a 128 ms a 85 °C, un ciclo de lectura y escritura aleatoria inferior a 8 ns y una resistencia por encima de 1014 ciclos. La empresa la presenta como una caché personalizable, de muy bajo consumo y baja latencia, con más densidad que la SRAM.

Ese último punto explica el interés. La SRAM, que ocupa las cachés de los procesadores, apenas reduce su tamaño con cada nuevo nodo de fabricación, mientras que los chips de IA necesitan cada vez más memoria cerca de las unidades de cálculo. Una memoria que se fabrique encima de la lógica, sin ocupar superficie de transistores, ofrece una salida a ese problema. TSMC lleva tiempo trabajando en esta línea: en el mismo congreso presentó con la Universidad de Stanford una celda de ganancia de dos transistores de óxido semiconductor, otra variante de memoria sin condensador pensada para integrarse en el BEOL.

## Patentes de DRAM, sí; negocio de memoria, no

Jukan va más allá y afirma que TSMC no tiene propiedad intelectual ni patentes de DRAM. Ese punto necesita un matiz: en las bases de datos de patentes figuran títulos de TSMC sobre estructuras de DRAM vertical, como la US12324146B2 o la US12302553B2, y la web especializada SemiWiki dedicó el 30/10/2026 un análisis a esas patentes. El propio SemiWiki concluye, sin embargo, que no demuestran que TSMC esté lista para producir, que vaya a invertir en ello ni que quiera vender DRAM de consumo, y que lo plausible es que sirvan para preservar opciones en memoria embebida e integración de lógica y memoria.

La distancia entre una patente o un chip de prueba y un negocio de memoria es enorme. Fabricar DRAM de consumo de forma rentable exige procesos específicos, condensadores de alta relación de aspecto, décadas de experiencia en rendimiento por oblea y una escala de producción con la que solo compiten Samsung, SK hynix y Micron, que además preparan sus propios saltos hacia celdas verticales y DRAM 3D, como muestra [la hoja de ruta que Micron ha detallado para sus próximos nodos](https://revistacloud.com/micron-nodos-dram-nand-high-na-euv-hbm-medida/). El término «3D DRAM», que la industria usa también para esas memorias de consumo apiladas, es según Jukan el origen de la confusión.

Con lo publicado hasta ahora, la lectura más prudente coincide con la del analista: TSMC investiga memorias que pueda integrar en los chips lógicos que ya fabrica para sus clientes, como sustituto o complemento de la SRAM, y no hay anuncios, inversiones ni fábricas que apunten a módulos DDR o chips LPDDR. Si esa tecnología llega a producción, el impacto se notaría antes en el diseño de procesadores y aceleradores que en el mercado de la memoria.

## Preguntas frecuentes

### ¿Va a fabricar TSMC memoria DRAM como Samsung o Micron?

No hay ningún anuncio en ese sentido. Su investigación publicada apunta a una memoria integrada en el propio chip lógico como caché, no a módulos DDR ni a chips LPDDR.

### ¿Qué presentó TSMC en el VLSI 2025?

Una memoria 1T1C con transistores de óxido semiconductor construida en las capas de interconexión del chip. El prototipo funcionó a 0,75 V, con retención superior a 128 ms y ciclos de menos de 8 ns.

### ¿Qué ventaja tendría frente a la SRAM?

Según TSMC, más densidad con bajo consumo y baja latencia. Además, al fabricarse encima de la lógica, no ocupa superficie de transistores.

### ¿Tiene TSMC patentes de DRAM?

Tiene patentes sobre estructuras de DRAM vertical, pero eso no implica que vaya a producir memoria de consumo. Analistas como SemiWiki las interpretan como una forma de mantener abiertas opciones en memoria embebida.

Fuentes:

- [Jukan (@jukan05) en X: sobre los rumores de TSMC y la memoria](https://x.com/jukan05/status/2119026338522869863)
- [Symposium on VLSI Technology and Circuits 2025: Technical Highlights (PDF)](https://vlsisymposium.org/wp-content/uploads/EN09_Technical-Tip-Sheet-VLSI-2025_EN_fin.pdf)
- [SemiWiki: TSMC’s Patent and the Harsh Realities of 3D DRAM Competition (30/10/2026)](https://semiwiki.com/semiconductor-manufacturers/375329-tsmcs-patent-and-the-harsh-realities-of-3d-dram-competition/)
- [Google Patents: US12324146B2, Vertical DRAM structure and method of formation (TSMC)](https://patents.google.com/patent/US12324146)
- [Counterpoint Research: TSMC’s AI Design Kit, Packaging as a Product and 3D DRAM in 2029 (28/09/2026)](https://counterpointresearch.com/en/reports/dollar-trillion-bottleneck-tsmc-ai-design-kit)
- [Compound Semiconductor: Stanford y TSMC, celda de ganancia de óxido semiconductor](https://compoundsemiconductor.net/article/123336)